VIP20

本课程属于：206-Cadence数字后端与先进芯片实现工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Cadence芯片物理验证与流片签核

共计 30 章节

可可资料掘金营 · 点击在线试看

课程导入与签核全景

目标=理解物理验证在芯片设计流程中的… · Cadence PV工具链（Pega… · PVS

课程导入签核全景

DRC规则文件与运行环境搭建

目标=读懂代工厂DRC deck结构 · 配置Pegasus/PVS运行目录 · 规则文件

DRC规则文件

版图数据准备与GDS/OASIS处理

目标=掌握GDSII/OASIS读入 · 层次化处理 · 文本标注

GDS/OASIS版图数据准备

DRC结果分析与违例定位

目标=使用Results Brows… · RVE · Bulk Verify等工具查看违例

DRC结果分析

DRC误报与豁免处理

目标=识别工具误报 · 代工厂waiver · IP黑盒导致的伪违例

LVS原理与网表提取

目标=理解LVS流程 · 从版图提取器件与连接关系 · 生成SPICE网表

LVS常见失配调试

目标=处理器件参数不匹配 · 端口顺序 · 电源地命名

LVS常见失配调试

ERC电气规则检查

目标=掌握ERC检查项（浮空栅 · 衬底未连接 · 电源短路

ERC电气规则检查

天线效应检查与修复

目标=理解天线比计算 · 金属层与栅氧面积关系 · 使用跳线

天线效应检查修复

密度检查与CMP填充

目标=运行密度检查（层密度 · 窗口密度 · 梯度密度）

CMP密度检查

DFM与光刻友好检查

目标=掌握DFM规则（线端 · 通孔冗余 · 最小面积

DFM光刻友好检查

寄生参数提取基础

目标=使用Quantus提取RC寄生… · 配置工艺文件 · 提取模式（RC/RCX）

寄生参数提取基础Quantus

寄生提取精度与相关性

目标=对比不同提取模式 · 场求解器与规则文件 · 进行提取结果与硅数据或黄金工具的相关…

寄生提取精度相关性

静态时序分析签核

目标=使用Tempus读取SPEF与… · 配置时序约束 · OCV/AOCV/POCV

静态时序分析签核Tempus

串扰与噪声签核

目标=分析耦合电容引起的串扰延迟与噪… · 使用Tempus SI或信号完整性工…

串扰噪声签核

功耗与电压降签核

目标=使用Voltus进行IR dr… · 配置电源网络 · 功耗模型与工作场景

功耗电压降签核

电迁移与热可靠性签核

目标=理解EM规则 · 电流密度限制 · 温度与自热效应

电迁移热可靠性签核

物理验证中的层次化与黑盒处理

目标=处理大规模SoC的层次化验证 · IP黑盒 · 抽象视图与模块级签核策略

物理验证层次化

多电压域与低功耗签核

目标=检查电平转换器 · 隔离单元 · 电源开关

多电压域低功耗签核

ESD与闩锁检查

目标=掌握ESD路径 · 保护器件 · 闩锁规则

ESD闩锁检查

芯片顶层集成与签核

目标=完成顶层DRC/LVS/ERC… · 处理顶层连接 · pad ring

芯片顶层集成签核

签核流程自动化与回归

目标=编写脚本（Tcl/Python… · 建立回归测试与结果数据库

签核流程自动化回归

签核结果管理与版本控制

目标=管理规则文件 · 运行脚本 · 结果数据库与waiver

签核结果管理版本控制

代工厂交互与tapeout数据准备

目标=生成最终GDS/OASIS · 层映射文件 · tapeout checklist

tapeout代工厂交互

流片前最终签核评审

目标=组织DRC/LVS/ERC/天… · 确认所有签核项关闭

流片前最终签核评…DRC/LVS/ERC

硅后验证与签核反馈

目标=将硅后测试结果与签核预测对比 · 分析偏差原因 · 反馈到规则文件与签核方法学

硅后验证签核反馈

先进工艺节点签核挑战

目标=面向FinFET/GAA工艺 · 处理多重曝光 · SADP/SAQP

先进工艺节点签核…FinFET/GAA

3D IC与先进封装签核

目标=针对2.5D/3D IC · 进行TSV · 微凸块

签核方法学与流程优化

目标=建立签核方法学文档 · 优化运行时间 · 内存与分布式计算

签核方法学流程优化

目标=完成一个从RTL到GDS的完整… · 涵盖DRC/LVS/ERC/天线/密… · 输出签核报告与tapeout数据包

综合实战RTL