VIP20

本课程属于：206-Cadence数字后端与先进芯片实现工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Cadence Innovus物理实现工程

共计 30 章节

可可资料掘金营 · 点击在线试看

课程导入与Innovus环境搭建

目标=物理实现流程概览 · Innovus在数字IC设计中的定位 · 启动界面与常用命令

Innovus课程导入

设计数据准备与MMMC配置

目标=库文件 · LEF · DEF

MMMC设计数据准备

Floorplan基础与Die/Core规划

目标=Die与Core尺寸确定 · IO摆放 · 利用率与长宽比权衡

FloorplanDie/Core

Macro与IO摆放实战

目标=宏单元通道规划 · 引脚对齐 · 电源规划预考虑

电源规划与Power Mesh设计

目标=电源环 · 电源条带 · Via阵列

Placement基础与全局布局

目标=标准单元行定义 · 全局布局算法 · 拥塞与密度控制

Placement全局布局

Placement优化与拥塞分析

目标=时序驱动布局 · 拥塞热图分析 · 单元间距与padding

Placement优化

时钟树综合（CTS）基础

目标=时钟树目标与约束 · CTS引擎配置 · 时钟根与叶节点定义

CTS时钟树综合

CTS进阶与时钟优化

目标=有用时钟偏差（useful s… · 多源CTS · 时钟门控处理

布线前时序分析与优化

目标=建立/保持时间检查 · 时序报告解读 · 逻辑重组与缓冲插入

布线前时序分析优化

全局布线（Global Route）与轨道分配

目标=布线资源评估 · 层分配策略 · 拥塞预测与缓解

详细布线（Detail Route）与DRC修复

目标=详细布线引擎配置 · DRC违例分类与修复 · 布线后优化

寄生参数提取与信号完整性分析

目标=RC提取引擎配置 · 串扰分析 · 噪声与延迟影响

寄生参数提取信号完整性分析

布线后时序签核与ECO

目标=时序签核流程 · OCV/AOCV/POCV分析 · 时序ECO修复

ECO布线后时序签核

物理验证与LVS/DRC签核

目标=DRC/LVS/ERC检查流程 · 天线检查 · 密度检查

LVS/DRC物理验证

功耗分析与优化

目标=动态功耗与漏电功耗分析 · 时钟树功耗优化 · 多阈值电压单元替换

功耗分析优化

IR Drop与电迁移分析

目标=静态与动态IR drop分析 · 电源网络加固 · 电迁移规则检查与修复

层次化设计与模块划分

目标=层次化流程 · 模块边界优化 · 接口时序约束

层次化设计模块划分

低功耗设计与UPF/CPF流程

目标=低功耗意图描述 · 电源域与隔离单元 · 电平转换器

UPF/CPF低功耗设计

DFT与物理实现协同

目标=扫描链插入与布局 · 测试点插入 · 压缩扫描配置

DFT物理实现协同

芯片 finishing 与 Tapeout 准备

目标=最终DRC/LVS清理 · 金属填充 · 密封环与划片槽

finishingTapeout

Innovus 脚本自动化与流程集成

目标=Tcl脚本基础 · 常用命令封装 · 流程自动化

Innovus脚本自动化

时序约束与例外处理实战

目标=时钟定义 · 输入输出延迟 · 多周期路径

时序约束例外处理实战

拥塞与布局布线协同优化

目标=拥塞根因分析 · 单元密度调整 · 布线层优化

拥塞布局布线协同优化

时钟树与布线协同设计

目标=时钟树布线层选择 · 时钟屏蔽 · 非默认布线规则

时钟树布线协同设计

多电压域与电源关断实现

目标=电源域划分 · 开关网络设计 · 隔离与电平转换

多电压域电源关断实现

先进工艺节点物理实现挑战

目标=FinFET与多重曝光 · LEF与工艺规则变化 · DFM考虑

先进工艺节点物理…FinFET

3D IC与Chiplet物理实现基础

目标=硅通孔（TSV）规划 · 微凸块布局 · 多芯片协同

物理实现项目实战

目标=从RTL到GDSII全流程演练 · 约束迭代 · 问题定位与修复

物理实现项目实战RTL

课程总结与工程能力提升

目标=关键知识点回顾 · 常见陷阱与最佳实践 · 性能与功耗面积权衡

课程总结工程能力提升