VIP20
本课程属于：206-Cadence数字后端与先进芯片实现工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Cadence先进工艺芯片布局布线工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
先进工艺与Cadence PnR工程概览
目标=FinFET/GAA工艺特点 · 物理设计挑战 · Cadence数字全流程工具链（Ge…
CadencePnR
02
工程数据准备与库文件配置
目标=Liberty/LEF/NDM… · 先进工艺库的版本匹配与读入检查 · 常见库缺失与不一致问题排查
工程数据准备库文件配置
03
设计导入与初始化
目标=Verilog网表读入 · MMMC（多模式多角）视图定义 · 时序约束SDC读入
设计导入初始化
04
Floorplan规划与Die/Core尺寸确定
目标=基于利用率 · 宏单元数量 · IO约束的Die面积估算
FloorplanDie/Core
05
Macro与IP摆放工程
目标=SRAM/模拟IP/PHY的摆… · 通道预留 · Halos与Blockage设置
MacroIP
06
电源规划与Power Mesh设计
目标=先进工艺IR Drop与EM挑… · 电源环 · 电源条带
PowerMesh
07
Placement流程与优化
目标=全局布局与详细布局 · 拥塞驱动与时序驱动布局 · Density/Timing/Con…
Placement流程
08
扫描链与DFT相关布局考虑
目标=Scan Chain重排序 · Scan Compression逻辑… · 测试模式下的时序与拥塞影响
DFT扫描链
09
时钟树综合基础
目标=CTS目标与约束 · Clock Tree结构选择 · Skew/Latency/Inser…
时钟树综合基础CTS
10
先进工艺时钟树工程实践
目标=多源时钟 · 时钟门控 · 分频/倍频时钟处理
先进工艺时钟树工…目标=多源时钟
11
布线前时序优化
目标=Setup/Hold违例分析 · Useful Skew · Size Cell
布线前时序优化Setup/Hold
12
全局布线与详细布线
目标=Routing Layer分配 · Track与Grid设置 · Non-Default Rule处理
全局布线详细布线
13
串扰与信号完整性分析
目标=Crosstalk Glitc… · Noise Margin检查 · 屏蔽布线
串扰信号完整性分析
14
布线后时序优化与签核
目标=Post-Route时序修复 · ECO流程 · Timing Signoff与Tem…
布线后时序优化签核
15
物理验证与DRC/LVS
目标=Pegasus/Physica… · 先进工艺DRC规则特点（多重曝光 · FinFET规则）
DRC/LVS物理验证
16
寄生参数提取与信号完整性签核
目标=QRC/StarRC提取流程 · 寄生参数对时序与噪声的影响 · 提取精度与运行时间权衡
寄生参数提取信号完整性签核
17
功耗分析与优化
目标=Voltus/Voltus-F… · Leakage/Dynamic/Sh… · 多电压域功耗验证
功耗分析优化
18
低功耗设计与UPF实现
目标=Power Domain划分 · Isolation/Level Sh… · 电源状态表验证
UPF低功耗设计
19
先进工艺DFM与良率优化
目标=DFM规则 · Via Doubling · Wire Spreading
DFM先进工艺
20
3D IC与Chiplet物理设计基础
目标=TSV/微凸点 · Interposer · Chiplet间互连
ICChiplet
21
多模式多角（MMMC）签核管理
目标=场景定义与优先级 · 时序/功耗/噪声多角分析 · 场景裁剪与结果合并
MMMC多模式多角
22
ECO工程实践
目标=功能ECO与时序ECO · Metal-Only ECO与Bas… · ECO实现流程与验证
ECO工程实践
23
芯片顶层集成与模块拼接
目标=Block抽象（ILM/ETM… · 顶层布线 · Feedthrough规划
芯片顶层集成模块拼接
24
先进工艺下的拥塞与布线资源管理
目标=拥塞建模与预测 · Cell Padding · Placement Blockage
先进工艺下的拥塞布线资源管理
25
机器学习与自动化在PnR中的应用
目标=Cadence ML驱动布局布… · 时序预测 · 参数自动调优
PnR机器学习
26
典型先进工艺SoC布局布线全流程实战
目标=从RTL到GDSII的完整流程… · MMMC设置 · Floorplan
SoC典型先进工艺
27
高性能计算芯片PnR工程案例
目标=高频 · 高功耗 · 多核场景下的布局布线挑战
PnR高性能计算芯片
28
低功耗移动芯片PnR工程案例
目标=多电压域 · DVFS · Always-On区域设计
PnR低功耗移动芯片
29
先进工艺PnR项目签核与交付
目标=签核清单（Timing/Pow… · GDSII输出 · 数据交付规范
PnR先进工艺
30
先进工艺演进与PnR工程能力提升
目标=GAA/CFET工艺趋势 · 背面供电 · 光互连等对物理设计的影响
PnR先进工艺演进