1. 先进工艺与Cadence PnR工程概览
进入 7nm 及以下节点后，物理设计不再是“把网表摆好、连上、收敛时序”这么简单。器件结构从平面 MOSFET 转向 FinFET，再向 GAA（Gate-All-Around，环绕栅极）演进，带来的是一整套设计规则、寄生参数、功耗密度和可靠性约束的重构。理解这些工艺特点，是理解 Cadence 数字全流程工具链分工与协同的前提。
FinFET 与 GAA 的工艺特点
平面 MOSFET 的沟道由栅极从上方单面控制，短沟道效应在 20nm 附近迅速恶化。FinFET 把沟道做成竖立的“鳍”（Fin），栅极从三面包裹鳍片，控制能力显著增强，漏致势垒降低（DIBL）和亚阈值摆幅得到改善。到 3nm 附近，鳍片宽度继续缩小会遭遇量子限制与工艺波动，GAA 纳米片（Nanosheet）把栅极改为四面环绕沟道，沟道截面更宽、驱动电流可按片宽调节，同时栅极对沟道的静电控制更彻底。
对物理设计而言，这些结构差异会直接落到可布线性与规则上。FinFET 时代，标准单元高度被量化成若干“鳍格”（Fin Grid），器件宽度只能按鳍数量离散取值；GAA 时代则出现纳米片宽度与片间距的量化，单元高度常以“轨道数”（Track）表达，例如 6T、5T 甚至更少。这意味着：器件尺寸是离散的，布局不是连续优化，而是格点上的组合选择。同时，先进工艺普遍采用多重曝光（Multi-Patterning），金属层方向、线端间距、颜色（Color）分配都成为硬约束，布线器必须同时满足 DRC 与 Coloring 规则。
先进节点物理设计的核心挑战
先进工艺下，物理设计面临的挑战可以归纳为几条主线：
- 寄生主导：线宽缩小使电阻上升，线间耦合电容占比增大，互连延迟在总延迟中占比常超过 50%，时序收敛高度依赖布线拓扑与层分配。
- 功耗密度：单位面积功耗上升，IR Drop 与电迁移（EM）风险加剧，电源网络必须在有限资源下同时满足压降与电流密度。
- 可制造性：多重曝光、SRAF、CMP 等要求使 DRC 规则数量激增，布线必须“制造感知”。
- 变异与可靠性：工艺变异、老化（ Aging）、软错误等要求设计在 PVT 角与老化角下均有余量。
这些挑战决定了：物理设计不能只靠一个工具完成，而需要“综合—布局布线—时序—功耗—物理验证”多工具协同，并在各阶段反复迭代。
Cadence 数字全流程工具链的定位与协同
Cadence 数字全流程围绕五个核心工具展开，各自承担不同阶段的“主责”，并通过统一的数据模型与约束传递协同：
- Genus：逻辑综合（Synthesis）。把 RTL 映射到目标工艺库的标准单元，输出门级网表与初步时序、面积、功耗估计。它决定设计的起点质量，例如是否插入时钟门控、是否做寄存器复制。
- Innovus：布局布线（Place & Route）。完成 floorplan、电源规划、布局、时钟树综合（CTS）、布线、时序与功耗优化，是物理设计的核心执行工具。
- Tempus：时序签核（Signoff Timing）。用更精确的寄生提取与延迟计算模型，对 Innovus 结果做独立时序验证，输出最终时序报告。
- Voltus：功耗与电源完整性签核。做 IR Drop、EM、动态功耗分析，验证电源网络是否满足压降与电流密度要求。
- Pegasus：物理验证（Physical Verification）。执行 DRC、LVS、ERC 等检查，确认版图符合工艺规则并与网表一致。
协同关系可以这样理解：Genus 产出网表与约束，Innovus 在其上完成物理实现并生成版图与寄生；Tempus 与 Voltus 分别从时序和电源两个维度对 Innovus 结果做签核，若不过则反馈回 Innovus 调整；Pegasus 做最终物理验证，通过后交付 GDSII。整个流程不是单向流水线，而是“实现—签核—反馈”的闭环。
从工艺到工具的映射关系
把工艺特点与工具职责对应起来，可以更清楚地理解每个工具“为什么存在”。FinFET/GAA 的离散尺寸与多重曝光规则，主要由 Innovus 的布局合法化与布线引擎处理；寄生主导的时序问题，需要 Tempus 用更精确的提取与延迟模型做签核；功耗密度与 IR Drop 由 Voltus 验证；制造规则由 Pegasus 检查。Genus 则在最前端决定网表质量，影响后续所有阶段的收敛难度。
一个典型的迭代场景是：Innovus 完成布线后，Tempus 报告某条路径建立时间违例 30ps，同时 Voltus 报告某电源域 IR Drop 超标。此时需要回到 Innovus，调整单元位置、层分配或电源网络，再重新签核。这种“实现—签核—反馈”的循环，在先进节点往往要重复数十次，直到所有签核项通过。
本节的核心结论是：先进工艺下，物理设计是一个多工具、多签核、闭环迭代的系统工程。FinFET/GAA 带来的离散化与规则复杂化，决定了工具链必须分工明确又紧密协同；而 Cadence 的 Genus、Innovus、Tempus、Voltus、Pegasus 正是围绕这一需求形成的完整数字实现与签核体系。