VIP20
本课程属于：203-Altera Agilex FPGA与SoC工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Altera Agilex高速采集与实时处理

共计 30 章节
可可资料掘金营 · 点击在线试看
01
Agilex平台与高速采集系统总览
目标=Agilex器件家族 · 收发器与硬核IP资源 · 高速采集与实时处理的典型系统架构
Agilex平台
02
开发环境与工程骨架搭建
目标=Quartus Prime P… · Platform Designer · Agilex开发板选型
开发环境工程骨架搭建
03
高速接口物理层基础
目标=SerDes架构 · CDR · 均衡
高速接口物理层基…SerDes
04
JESD204B/C协议与Agilex硬核实现
目标=链路层参数 · 多器件同步 · 确定性延迟
JESD204B/CAgilex
05
高速ADC数据采集链路实战
目标=ADC选型与接口时序 · LVDS与JESD204B对比 · Agilex收发器与ADC对接
ADC高速
06
DDR4/DDR5高带宽缓存设计
目标=Agilex外部存储器接口IP · 读写时序约束 · 采集数据乒乓缓存
DDR4/DDR5高带宽缓存设计
07
实时处理流水线架构设计
目标=流水线并行 · 数据流控制 · 背压与反压机制
实时处理流水线架…目标=流水线并行
08
定点数表示与数值精度管理
目标=定点格式选择 · 位宽增长分析 · 舍入与饱和策略
定点数表示数值精度管理
09
FIR滤波器在Agilex上的实时实现
目标=滤波器结构选择 · 系数量化 · 多相分解
FIRAgilex
10
FFT与频谱分析实时加速
目标=FFT算法映射 · 基-2/基-4流水线结构 · Agilex DSP与RAM资源分配
FFT频谱分析实时加速
11
数字下变频与多速率处理
目标=混频 · CIC抽取 · 半带滤波
数字下变频多速率处理
12
实时数据流控制与调度
目标=AXI-Stream接口 · FIFO深度计算 · 流量整形
实时数据流控制调度
13
Agilex硬核处理器系统与软硬协同
目标=HPS与FPGA架构 · AXI桥接 · 采集控制寄存器映射
Agilex硬核处理器系统
14
高速数据采集中的时钟域交叉
目标=异步FIFO · 握手同步 · 格雷码计数器
高速数据采集时钟域交叉
15
时序约束与高速设计收敛
目标=SDC约束编写 · 收发器时序例外 · 跨时钟域路径约束
时序约束高速设计收敛
16
信号完整性对采集链路的影响
目标=PCB叠层与阻抗控制 · 差分走线 · 连接器选型
信号完整性对采集…PCB
17
实时处理中的功耗与散热管理
目标=Agilex功耗估算 · 动态功耗优化 · 时钟门控
实时处理功耗
18
采集数据实时存储与回放
目标=DDR缓存管理 · 数据压缩预处理 · 高速记录接口
采集数据实时存储回放
19
多通道同步采集系统设计
目标=多ADC同步 · 确定性延迟校准 · 通道间偏斜测量与补偿
多通道同步采集系…ADC
20
实时处理算法硬件化案例
目标=脉冲检测 · 数字滤波 · 峰值搜索
实时处理算法硬件…目标=脉冲检测
21
Agilex收发器高级调试
目标=PRBS测试 · 内建眼图监视 · 误码注入
Agilex收发器高级调试
22
采集系统触发与事件管理
目标=外部触发 · 软件触发 · 模式触发
采集系统触发事件管理
23
实时处理中的浮点与定点混合设计
目标=浮点DSP块使用 · 定点加速 · 混合精度策略
实时处理浮点
24
高速采集系统的校准与自检
目标=ADC增益/偏置校准 · 通道失配校正 · 内建自测试
高速采集系统的校…自检
25
基于Agilex的实时频谱监测系统实战
目标=系统需求分解 · 采集前端配置 · 实时FFT与检测
Agilex基于
26
基于Agilex的雷达脉冲采集与处理实战
目标=脉冲描述字提取 · 去交错 · 实时参数测量
Agilex基于
27
基于Agilex的医疗超声前端采集实战
目标=多通道波束形成 · 实时滤波 · 数据压缩
Agilex基于
28
系统集成与端到端验证
目标=软硬件联调 · 数据一致性检查 · 性能基准测试
系统集成端到端验证
29
Agilex高速采集系统的可靠性与容错
目标=ECC · 看门狗 · 链路恢复
Agilex高速采集系统的可…
30
课程综合项目与优化迭代
目标=完整采集处理系统搭建 · 指标达成评估 · 资源与时序优化
课程综合项目优化迭代