VIP20
本课程属于：199-AMD Zynq嵌入式SoC与软硬件协同工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

AMD Zynq时序收敛与约束治理

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与Zynq时序全景
目标=Zynq-7000与Ultra… · PS-PL接口时序特点 · 时序收敛挑战
Zynq课程导入
02
时序分析基础与Vivado报告解读
目标=建立/保持时间 · 时钟偏斜 · 抖动
Vivado时序分析基础
03
Zynq时钟架构与时钟约束
目标=PS时钟生成 · PL时钟资源 · MMCM/PLL
Zynq时钟架构
04
输入输出延迟约束实战
目标=系统同步接口 · 源同步接口 · DDR接口的set_input_de…
输入输出延迟约束…目标=系统同步接…
05
时钟组与异步时钟域约束
目标=set_clock_group… · set_false_path · set_max_delay在Zynq…
时钟组异步时钟域约束
06
多周期路径与例外约束
目标=set_multicycle_… · 适用场景（如慢速外设 · 使能路径）及在Zynq设计中的验证方…
多周期路径例外约束
07
时序例外优先级与约束冲突排查
目标=false_path · max_delay · multicycle
时序例外优先级约束冲突排查
08
PS-PL接口时序约束
目标=AXI HP/ACP/HPC端… · DMA路径 · 中断与GPIO
PS-PL接口时序约束
09
DDR存储器接口时序收敛
目标=Zynq DDR控制器与PL侧… · MIG IP约束 · 读/写路径校准
DDR存储器接口时序收…
10
源同步接口约束与实战
目标=SelectIO · LVDS · ADC/DAC接口
源同步接口约束SelectIO
11
跨时钟域路径约束与同步
目标=CDC路径分类 · 亚稳态 · 同步器结构
跨时钟域路径约束同步
12
时序收敛流程与策略
目标=从综合到实现 · 增量编译 · 物理优化
时序收敛流程策略
13
逻辑级数与布局布线优化
目标=高扇出 · 长路径 · 拥塞
逻辑级数布局布线优化
14
时钟树与时钟资源优化
目标=BUFG/BUFH/BUFR · 时钟区域 · 时钟布线延迟
时钟树时钟资源优化
15
时序约束验证与 waiver 治理
目标=check_timing · report_clock_netwo… · 约束覆盖率检查
waiver时序约束验证
16
XDC约束组织与版本管理
目标=XDC文件拆分 · 作用域 · 顺序依赖
XDC约束组织
17
Zynq UltraScale+ MPSoC时序特殊考量
目标=PS-PL AXI接口 · RPU/APU时钟 · PL电源域
ZynqUltraScale+
18
动态功能交换（DFX）时序约束
目标=RP与静态区域接口 · pblock · 部分重配置时序例外
DFX动态功能交换
19
高速收发器与协议时序
目标=GTH/GTY收发器 · PCIe · SATA
高速收发器协议时序
20
时序收敛中的功耗与热协同
目标=时钟门控 · 电压频率缩放 · 功耗对时序的影响
时序收敛功耗
21
板级时序与信号完整性协同
目标=PCB走线延迟 · 封装延迟 · IBIS仿真
板级时序信号完整性协同
22
时序签核与量产一致性
目标=PVT角 · 时序裕量 · WNS/TNS/WHS/THS指标
时序签核量产一致性
23
调试与硬件验证中的时序问题
目标=ILA/VIO抓取 · 时序违例复现 · 温度/电压变化下的间歇性故障定位
调试硬件验证
24
约束治理流程与团队协作
目标=约束规范 · 评审 checklist · 自动化脚本
约束治理流程团队协作
25
案例一
目标=Zynq-7000视频处理链路… · AXI Stream · DDR帧缓存
案例一Zynq-7000
26
案例二
目标=Zynq UltraScale… · ISP · AI加速器
案例二Zynq
27
案例三
目标=Zynq RFSoC数据采集时… · 数字下变频 · 高速数据路径
案例三Zynq
28
案例四
目标=Zynq PCIe加速卡时序收… · DDR4 · 用户逻辑
案例四Zynq
29
案例五
目标=Zynq DFX动态重配置系统… · 静态时序例外 · 约束版本管理与在线升级验证
案例五Zynq
30
课程总结与前沿展望
目标=时序收敛方法论回顾 · 约束治理最佳实践 · AMD Versal与Zynq演进对…
课程总结前沿展望