VIP20
本课程属于：199-AMD Zynq嵌入式SoC与软硬件协同工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

AMD Zynq DDR存储接口设计与验证

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与Zynq DDR系统概览
目标=课程目标 · Zynq SoC架构中DDR控制器与… · 存储接口设计验证的整体流程与关键挑战
ZynqDDR
02
DDR存储器基础与Zynq支持标准
目标=DDR3/DDR3L/DDR4… · 时序参数 · Zynq-7000与UltraSca…
DDRZynq
03
Zynq DDR控制器架构解析
目标=DDRC/DDRMC控制器内部… · AXI接口 · 调度策略
ZynqDDR
04
DDR PHY与IO资源
目标=PHY结构 · DQS/DQ时序训练 · 延迟锁定环
DDRPHY
05
DDR接口引脚规划与PCB设计约束
目标=引脚分配规则 · Fly-by拓扑 · T型拓扑
DDRPCB
06
DDR电源与时钟系统设计
目标=VDD/VDDQ/VPP电源域 · 去耦网络 · 时钟源选择
DDR电源
07
Vivado中DDR控制器IP配置实战
目标=使用DDR3/DDR4 IP核… · 时序配置 · AXI接口选项
VivadoDDR
08
DDR初始化与训练流程
目标=上电初始化序列 · ZQ校准 · 写入均衡
DDR初始化
09
DDR接口时序分析与约束
目标=建立/保持时间 · 飞行时间 · 时序预算
DDR接口时序分析
10
DDR验证方法论与验证计划
目标=验证目标分解 · 覆盖率模型 · 定向测试与随机测试
DDR验证方法论
11
搭建DDR仿真验证平台
目标=基于Verilog/Syste… · DDR模型选择 · AXI VIP集成
DDR搭建
12
DDR控制器功能验证
目标=寄存器访问 · 初始化流程 · 读写命令调度
DDR控制器功能验证
13
DDR PHY训练验证
目标=训练状态机覆盖 · DQS-DQ对齐 · 读写电平训练
DDRPHY
14
DDR性能验证与带宽测试
目标=使用AXI Performan… · 流量生成器 · 读写比例测试
DDR性能验证
15
DDR接口信号完整性仿真
目标=IBIS模型使用 · 通道仿真 · 眼图分析
DDR接口信号完整性仿…
16
硬件调试与测量技术
目标=示波器与逻辑分析仪探测DDR信… · 眼图扫描 · 读写分离调试
硬件调试测量技术
17
Zynq DDR硬件验证案例
目标=基于ZC706/ZCU102等… · 训练失败排查 · 时序余量测试与稳定性验证
ZynqDDR
18
DDR错误检测与纠正机制
目标=ECC原理 · Zynq ECC支持 · 错误注入与纠正验证
DDR错误检测
19
DDR低功耗设计与验证
目标=自刷新 · 掉电模式 · 温度补偿刷新
DDR低功耗设计
20
多端口与多主设备DDR访问验证
目标=AXI互联 · QoS配置 · 多主设备并发访问
DDR多端口
21
DDR接口的DFT与量产测试
目标=边界扫描 · 内存BIST · ATE测试模式
DDRDFT
22
DDR控制器与PHY的FPGA原型验证
目标=使用Zynq原型平台验证DDR… · 软硬件协同验证 · 实时数据比对与性能评估
DDRPHY
23
DDR接口时序收敛与签核
目标=时序报告解读 · 建立/保持违例修复 · 跨时钟域检查
DDR接口时序收敛
24
DDR验证覆盖率分析与收敛
目标=功能覆盖率 · 代码覆盖率 · 断言覆盖率
DDR验证覆盖率分析
25
DDR接口故障模型与可靠性验证
目标=间歇性故障 · 老化效应 · 温度电压变化影响
DDR接口故障模型
26
基于UVM的DDR验证环境搭建
目标=UVM验证组件 · 序列 · 记分板
UVMDDR
27
DDR接口的软硬件协同验证
目标=在Zynq上运行Linux/裸… · memtester工具使用 · 驱动层验证
DDR接口的软硬件协同…
28
DDR接口设计中的信号完整性优化
目标=驱动强度与ODT设置 · 片内端接 · PCB叠层优化
DDR接口设计
29
DDR接口验证自动化与回归测试
目标=脚本化测试流程 · 回归测试框架 · 结果分析
DDR接口验证自动化
30
课程总结与项目实战
目标=完整DDR接口设计验证项目复盘 · 从需求到签核的全流程演练 · 常见陷阱与最佳实践分享
课程总结项目实战