VIP20

本课程属于：198-AMD Versal异构计算与高速系统工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

AMD Versal异构计算加速平台设计与应用开发

共计 30 章节

可可资料掘金营 · 点击在线试看

课程导入与Versal平台全景

目标=异构计算趋势 · Versal产品家族 · ACAP架构组成

Versal课程导入

Versal器件架构深入

目标=自适应计算加速平台整体结构 · 标量处理子系统 · 自适应引擎

Versal器件架构深入

Vitis统一软件平台与开发环境

目标=Vitis IDE · Vitis Analyzer · Vitis HLS

Vitis统一软件平台

Versal启动与系统配置

目标=启动模式 · PLM · PMC

可编程逻辑设计基础

目标=Versal CLB与DSP5… · UltraRAM与BRAM · 时钟资源

可编程逻辑设计基…Versal

AXI与NoC互联设计

目标=AXI4协议 · AXI Stream · NoC架构与QoS

标量处理子系统开发

目标=APU与RPU架构 · Cortex-A72与Cortex-… · 裸机与Linux开发

标量处理子系统开…APU

AI Engine架构与编程模型

目标=AI Engine阵列 · VLIW向量处理器 · AI Engine内核

AI Engine内核开发实战

目标=向量化编程 · 内联函数 · 数据移动

AI Engine图与系统集成

目标=ADF图 · PLIO与GMIO · 图编译与仿真

Vitis HLS高层次综合

目标=C++到RTL流程 · 接口综合 · 流水线与展开

硬件加速内核设计

目标=卷积加速器 · FFT加速器 · 矩阵运算加速器

硬件加速内核设计目标=卷积加速器

Versal内存与DDR控制器

目标=DDR4/LPDDR4控制器 · 内存映射 · NoC与DDR交互

异构计算任务划分与映射

目标=计算密集型与数据密集型任务分析 · PL/AI Engine/APU/R… · 数据流建模

异构计算任务划分映射

Vitis异构应用开发流程

目标=主机程序 · XRT API · 内核调用

Vitis异构应用开发流程

AI Engine与PL协同加速

目标=AI Engine到PL流接口 · PL到AI Engine数据路径 · 共享内存

嵌入式Linux与驱动开发

目标=PetaLinux工程 · 设备树 · 内核模块

系统性能分析与优化

目标=Vitis Analyzer · AI Engine Profiler · 性能计数器

系统性能分析优化

实时性与确定性设计

目标=RPU实时任务 · 中断延迟 · NoC QoS

实时性确定性设计

Versal安全与可靠性

目标=安全启动 · 加密与认证 · 隔离设计

AI推理加速应用开发

目标=模型量化与编译 · Vitis AI流程 · DPU与AI Engine部署

AI推理加速应用开发

信号处理加速应用开发

目标=雷达与通信信号处理 · FFT与滤波链 · AI Engine实现

信号处理加速应用…目标=雷达

数据中心与网络加速

目标=SmartNIC · 网络包处理 · 加密加速

数据网络加速

汽车与工业应用开发

目标=ADAS感知加速 · 传感器融合 · 电机控制

汽车工业应用开发

系统级仿真与验证

目标=AI Engine仿真 · RTL仿真 · 协同仿真

系统级仿真验证

板级调试与硬件验证

目标=JTAG调试 · ILA与VIO · AI Engine调试

板级调试硬件验证

多板与多芯片扩展

目标=多Versal互联 · 以太网与PCIe通信 · 分布式计算

多板多芯片扩展

功耗与热设计优化

目标=功耗估算 · 动态功耗管理 · 时钟门控

功耗热设计优化

完整项目实战

目标=智能视觉加速系统：需求分析 · 架构设计 · AI Engine与PL实现

完整项目实战目标=智能视觉加…

课程总结与前沿展望

目标=知识体系回顾 · 设计方法论 · Versal演进

课程总结前沿展望