VIP20
本课程属于：198-AMD Versal异构计算与高速系统工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

AMD Versal DDR存储接口工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
Versal DDR接口工程全景
目标=Versal器件中DDR存储接… · 硬核控制器与PHY架构 · 工程开发全流程与关键交付物
VersalDDR
02
DDR4/LPDDR4协议精要
目标=面向Versal接口设计的命令… · Bank结构 · 刷新机制
DDR4/LPDDR4协议精要
03
Versal DDRMC架构解析
目标=DDR内存控制器硬核的通道结构 · 调度策略 · 地址映射
VersalDDRMC
04
Versal PHY与IO Bank规划
目标=XPIO Bank资源 · DDR专用引脚 · 字节组划分
VersalPHY
05
DDR接口时钟与复位设计
目标=参考时钟 · PLL配置 · 复位序列
DDR接口时钟
06
Vivado中创建Versal DDR工程
目标=使用IP Integrator… · 设置存储器参数 · 生成示例设计与管脚约束
VivadoVersal
07
DDRMC寄存器配置与地址映射
目标=手动与脚本配置控制器寄存器 · 地址位交换 · 容量计算与多Rank支持
DDRMC寄存器配置
08
DDR PHY训练原理与流程
目标=写电平 · 读门控 · 读眼图训练
DDRPHY
09
DDR训练调试与故障定位
目标=通过Vivado硬件管理器读取… · 眼图扫描 · 常见训练失败原因与修复
DDR训练调试
10
DDR接口板级设计与信号完整性
目标=叠层 · 阻抗 · 走线长度匹配
DDR接口板级设计
11
DDR电源与电源完整性设计
目标=VDDQ/VPP/VTT电源域 · 纹波要求 · 去耦网络
DDR电源
12
DDR接口时序约束与分析
目标=输入输出延迟约束 · set_input_delay/se… · 时序报告解读与收敛
DDR接口时序约束
13
DDR接口仿真验证
目标=使用Vivado仿真库 · DDR VIP · 校准模型进行控制器与PHY行为仿真
DDR接口仿真验证
14
DDR接口硬件 bring-up 实战
目标=上电顺序 · 时钟检查 · 复位释放
DDRbring-up
15
DDR存储器测试与压力验证
目标=使用Vivado Memory… · 自定义Pattern · 长时间压力测试与误码率评估
DDR存储器测试
16
DDR接口性能优化
目标=调度策略调优 · 突发长度 · Bank交错
DDR接口性能优化
17
DDR接口低功耗设计
目标=自刷新 · 掉电模式 · 频率切换
DDR接口低功耗设计
18
DDR接口ECC与可靠性设计
目标=ECC类型选择 · 错误注入 · 纠错报告
DDRECC
19
多通道与多Rank DDR设计
目标=通道间平衡 · Rank间时序 · 片选映射
RankDDR
20
DDR接口与NoC/PL数据通路集成
目标=AXI接口 · NoC QoS · DMA引擎
DDRNoC/PL
21
DDR接口与处理器系统协同
目标=PS侧DDR控制器 · PL侧DDRMC · 共享内存映射与异构计算数据交互
DDR接口
22
DDR接口固件与启动加载
目标=BootROM对DDR的初始化 · PLM固件配置 · 启动镜像中的DDR参数与加载流程
DDR接口固件
23
DDR接口热设计与机械可靠性
目标=散热方案 · 温度监测 · 温度补偿刷新
DDR接口热设计
24
DDR接口生产测试与量产导入
目标=边界扫描 · ATE测试 · 系统级测试
DDR接口生产测试
25
DDR接口故障案例库
目标=典型训练失败 · 数据错误 · 电源噪声
DDR接口故障案例库
26
DDR接口调试工具链
目标=Vivado ILA · Vitis调试 · System Monitor
DDR接口调试工具链
27
DDR接口设计检查清单
目标=原理图评审 · PCB评审 · 约束评审
DDR接口设计检查清单
28
DDR接口升级与迁移
目标=从DDR4到LPDDR4/5 · 从其他FPGA平台迁移到Versal…
DDR接口升级
29
DDR接口安全与加密
目标=内存加密引擎 · 安全启动中的DDR初始化 · 防篡改与数据保护机制
DDR接口安全
30
DDR接口工程综合项目
目标=从需求到量产 · 完成一个Versal DDR接口的完… · 验证
DDR接口工程综合项目