3. 物理层介质与电气特性

PCIe物理层是链路训练与数据传输的基石，其电气特性直接决定了信号完整性（SI）的优劣。在混合信号ASIC设计中，PHY（物理层）不仅要完成协议层的逻辑编码，更要在模拟域中处理高速信号的发射、接收与均衡。本章将深入剖析差分信号、阻抗匹配、眼图、抖动以及CTLE/DFE均衡的核心原理，并结合PCIe Gen3/Gen4/Gen5的演进，讲解发送端（Tx）与接收端（Rx）的关键电气参数及其在工程实践中的验证方法。

3.1 差分信号与阻抗匹配：高速互连的物理基础

核心原理：PCIe采用差分信号传输，即用两根互补的导线（D+与D-）携带同一份信息，接收端通过检测两线电压差（V_diff = V_D+ - V_D-）来恢复数据。差分结构天然具备抗共模噪声、抑制电磁干扰（EMI）以及降低地弹（Ground Bounce）的优势。在PCIe规范中，链路差分阻抗要求为85Ω±10%（而非传统的100Ω），这是为了在低功耗与信号完整性之间取得平衡。阻抗匹配的核心在于确保传输线特性阻抗、连接器阻抗以及收发端端接阻抗的一致性，任何不连续点（如过孔、换层、连接器引脚）都会引发反射，导致信号波形畸变。

判断方法与操作流程：在PCB设计阶段，需使用阻抗计算工具（如Polar SI9000）根据叠层结构、线宽、线距及介质常数计算差分阻抗。关键操作流程包括：1）确定参考平面完整且连续；2）差分对间距（S）与线宽（W）满足S≤2W以保证耦合；3）在Tx端和Rx端分别放置交流耦合电容（典型值0.1µF或0.22µF），用于隔离直流偏置；4）在连接器附近增加接地过孔以减少回流路径不连续。验证阶段使用TDR（时域反射计）测量实际阻抗，要求反射系数ρ≤0.1（对应回波损耗≥-20dB）。

3.2 眼图与抖动：信号质量的量化度量

核心原理：眼图是将高速数字信号在示波器上按UI（Unit Interval，单位间隔）同步叠加形成的图案。眼图的张开高度（Eye Height）反映噪声容限，张开宽度（Eye Width）反映定时容限。抖动（Jitter）定义为信号边沿相对于理想位置的偏差，分为随机抖动（RJ，服从高斯分布）和确定性抖动（DJ，包括ISI、DCD、PJ等）。总抖动（Tj）通常以BER=10^-12为基准计算，公式为Tj = Dj + 14×Rj（其中14为Q因子对应值）。在PCIe物理层测试中，眼图模板（Eye Mask）定义了禁止区域，任何信号落入该区域即判定为不合格。

判断方法与操作流程：使用实时示波器（带宽≥信号速率×3）配合专用测试夹具进行测量。流程包括：1）配置示波器为眼图模式，设置触发为时钟恢复（CDR）；2）采集至少100万个UI以统计抖动分布；3）测量眼高、眼宽、Tj、Rj、Dj等参数；4）与PCIe规范中的模板进行比对。对于PCIe Gen3（8GT/s），要求眼高≥25mV（在接收端），眼宽≥0.4UI；Gen4（16GT/s）则要求眼高≥15mV，眼宽≥0.3UI。

3.3 均衡技术：CTLE与DFE的协同作用

核心原理：高速信号经过PCB走线时，由于趋肤效应和介质损耗，高频分量衰减远大于低频分量，导致码间干扰（ISI）。均衡技术通过在发送端（Tx FFE）或接收端（Rx CTLE/DFE）补偿信道损耗。CTLE（连续时间线性均衡器）是一个模拟高通滤波器，提供高频增益提升，典型增益范围为0~12dB，其优点是功耗低、无噪声放大，但会同时放大高频噪声。DFE（判决反馈均衡器）通过反馈已判决的比特来消除后续符号的ISI，不放大噪声，但存在错误传播风险。PCIe链路训练过程中，通过LTSSM（链路训练状态机）的均衡阶段（EQ Phase）自动协商Tx和Rx的均衡系数。

操作流程与参数配置：在ASIC设计中，CTLE的带宽和峰值频率需根据信道长度调整。例如，对于20英寸的PCB走线（Gen3），CTLE峰值频率应设置在2~4GHz，增益6~9dB。DFE通常配置1~5个抽头（Taps），每个抽头系数通过自适应算法（如LMS）更新。PCIe规范定义了Preset（预设系数集），Tx端可从预设值中选择，Rx端则通过训练序列（Training Sequence, TS）反馈调整请求。

3.4 发送与接收电气参数：从规范到验证

核心原理：PCIe规范对Tx和Rx的电气参数有明确定义。Tx端关键参数包括：差分输出电压（V_TX-DIFF，典型值0.8~1.2Vpp）、去加重电平（De-emphasis，-3.5dB或-6dB）、转换速率（Slew Rate）以及AC耦合电容值。Rx端关键参数包括：接收灵敏度（Rx Sensitivity，通常为50mV差分峰峰值）、共模电压范围（0~3.6V）以及Rx端接阻抗（85Ω差分）。这些参数共同决定了链路的信号完整性和误码性能。

验证方法与测试流程：使用符合PCIe规范的测试负载板（Compliance Load Board, CLB）连接被测设备。Tx测试使用示波器测量差分波形，计算V_TX-DIFF、去加重比及眼图参数。Rx测试则通过误码仪（BERT）注入带抖动的测试码型，测量接收端的BER。测试码型通常使用PRBS-9或PRBS-31，并叠加正弦抖动（SJ）和随机抖动（RJ）以模拟真实环境。