VIP6
本课程属于：183-AMS混合信号设计与仿真 芯片硬件与光电工程 · 共 6 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

ASIC混合信号_PCIE物理层PIPE接口与链路训练状态机

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程大纲 · PCIe系统架构概览
课程导入学习目标
02
PCIe基础回顾
PCIe分层结构 · 事务层/数据链路层/物理层职责 · 带宽与编码方案（8b/10b
PCIe基础回顾
03
物理层介质与电气特性
差分信号 · 阻抗匹配 · 眼图
物理层介质电气特性
04
混合信号ASIC设计基础
模拟前端（AFE） · 时钟与数据恢复（CDR） · 锁相环（PLL）
ASIC混合信号
05
PIPE接口概述
PIPE规范版本演进（PIPE 3.… · PIPE接口在PCIe PHY与MA… · 接口信号分组与功能
PIPE接口概述
06
PIPE接口信号详解（一）
数据通路信号（TX/RX data · k-char · data valid）
PIPE接口信号详解
07
PIPE接口信号详解（二）
状态与控制信号（PhyStatus · RxElecIdle · TxDetectRx
PIPE接口信号详解
08
PIPE接口数据通路操作
8b/10b编码与解码 · 符号映射 · comma检测
PIPE接口数据通路操作
09
PIPE接口的时钟架构
PCLK频率与速率关系 · TX/RX时钟域 · 异步FIFO
PIPE接口的时钟架构
10
PIPE接口的电源管理
低功耗状态（P0 · P0s · P1
PIPE接口的电源管理
11
链路训练与状态机（LTSSM）概述
LTSSM状态图 · 状态转换条件 · 训练序列（TS1/TS2）
LTSSM链路训练
12
LTSSM状态详解（一）
Detect状态（Detect.Qu… · Detect.Active） · Polling状态（Polling.…
LTSSM状态详解
13
LTSSM状态详解（二）
Configuration状态（Co… · Configuration.Link… · Configuration.Lane…
LTSSM状态详解
14
LTSSM状态详解（三）
Recovery状态（Recover… · Recovery.Speed · Recovery.RcvrCfg
LTSSM状态详解
15
链路训练初始化流程
发送TS1/TS2序列 · 链路宽度协商 · 位锁定与符号锁定
链路训练初始化流…TS1/TS2
16
链路训练中的错误处理
训练失败重试 · 超时机制 · 状态回退
链路训练错误处理
17
PIPE接口与LTSSM的交互
PIPE信号如何驱动LTSSM状态转… · PhyStatus与RxElecId… · MAC与PHY的握手
PIPELTSSM
18
PIPE接口的物理层测试与调试
环回模式（Loopback） · 抖动注入 · 误码率测试（BER）
PIPE接口的物理层测试
19
PCIe PHY的混合信号设计挑战
高速时钟分配 · 电源噪声抑制 · ESD保护
PCIePHY
20
PIPE接口的Verilog实现基础
PIPE接口模块划分 · 状态机编码风格 · 同步与异步处理
PIPEVerilog
21
案例实战（一）
基于PIPE接口的PCIe PHY数…
案例实战PIPE
22
案例实战（二）
PIPE接口的电源管理逻辑设计——实…
案例实战PIPE
23
案例实战（三）
链路训练状态机的仿真与验证——使用S… · 覆盖训练序列与状态转换
案例实战链路训练状态机的…
24
常见问题（一）
PIPE接口时序约束与时钟域跨越问题 · 亚稳态处理 · 复位同步
常见问题PIPE
25
常见问题（二）
链路训练失败原因分析——信号完整性 · 参考时钟偏差 · 电源噪声
常见问题链路训练失败原因…
26
常见问题（三）
PIPE接口与PCIe规范一致性——… · 如何修正
常见问题PIPE
27
综合提升（一）
PCIe 5.0/6.0对PIPE接… · PAM4编码 · 前向纠错（FEC）对PHY设计的影响
综合提升PCIe
28
综合提升（二）
多通道PHY的PIPE接口设计——通… · 偏斜补偿 · 多通道LTSSM协调
综合提升PHY
29
综合提升（三）
低功耗与高性能的平衡——动态电压频率… · 自适应均衡 · 功耗管理策略
综合提升低功耗
30
课程总结与项目实战
综合设计一个完整的PCIe PHY… · 并进行仿真验证与调试 · 总结学习要点与未来方向
课程总结项目实战