3. 封装架构对比
在 Chiplet 设计方法学中，2.5D 与 3D 集成是两条最主流的中介层布线路线。它们都通过中介层（Interposer）或硅通孔（TSV）实现裸片间的高密度互连，但结构差异决定了二者在带宽、功耗、散热、良率和成本上的不同取舍。理解这些差异，是选择封装方案、规划布线资源和评估量产可行性的前提。
一、结构差异：并排互连与垂直堆叠
2.5D 集成的核心特征是“并排”：多个裸片（如 CPU、GPU、HBM、I/O Die）平铺在同一块硅中介层或有机中介层上，裸片之间通过中介层内的水平布线（RDL）和微凸点（μBump）通信。中介层本身不承担逻辑功能，只提供高密度走线和 TSV 通道，将信号从裸片引出到下方基板。因此，2.5D 的互连路径是“裸片—微凸点—中介层布线—微凸点—裸片”，属于横向连接。
3D 集成的核心特征是“垂直”：裸片通过 TSV 直接堆叠，上下层之间以微凸点或混合键合（Hybrid Bonding）连接，信号路径是“上层裸片—TSV—下层裸片”，属于纵向连接。3D 集成可以没有中介层，也可以与 2.5D 结合形成 3D+2.5D 的混合架构。由于 TSV 穿透硅片，3D 堆叠的互连长度通常只有几十微米，远短于 2.5D 中介层中的毫米级走线。
二、性能权衡：带宽、延迟与功耗
从信号完整性角度看，3D 集成的优势非常明显。TSV 长度通常在 20～100 μm，而 2.5D 中介层走线可达 1～5 mm。互连越短，寄生电容和电阻越小，单位比特能耗越低。公开数据显示，3D 垂直互连的能效可做到 0.05～0.1 pJ/bit，而 2.5D 中介层互连约为 0.2～0.5 pJ/bit。在 HBM 与逻辑 Die 之间，3D 堆叠可以把内存带宽推到 TB/s 级别，同时降低 PHY 面积和功耗。
但 3D 并非全面占优。垂直堆叠会带来热耦合问题：上层裸片的功耗必须穿过下层裸片和 TSV 才能传导到散热器，热阻显著增加。2.5D 的裸片并排布局散热路径更短，更适合高功耗逻辑 Die 与 HBM 的组合。此外，3D 堆叠中 TSV 会占用硅面积，产生“禁布区”（Keep-Out Zone），对布线资源和标准单元布局形成约束。
| 对比维度 | 2.5D 集成 | 3D 集成 |
|---|---|---|
| 互连方向 | 横向（中介层 RDL） | 纵向（TSV / 混合键合） |
| 典型互连长度 | 1～5 mm | 20～100 μm |
| 带宽密度 | 高，受 RDL 线宽/间距限制 | 极高，可达 TB/s 级 |
| 能效（pJ/bit） | 约 0.2～0.5 | 约 0.05～0.1 |
| 散热路径 | 短，裸片直接面向散热器 | 长，热流穿过堆叠层 |
| 良率风险 | 中介层面积大，良率相对可控 | 堆叠良率为各层乘积，风险高 |
| 典型成本 | 中高，中介层与封装成本占比大 | 高，TSV 工艺与键合步骤多 |
三、成本因素：从晶圆到封装的账
2.5D 的成本大头在中介层。硅中介层需要额外流片，面积往往接近甚至超过所有裸片面积之和，且 TSV 工艺增加了工序。有机中介层成本较低，但布线密度和热膨胀匹配不如硅中介层。2.5D 的封装步骤包括：中介层制备、微凸点键合、底部填充、基板贴装、BGA 植球，每一步都有良率损失。
3D 的成本结构不同：TSV 刻蚀、绝缘层沉积、铜填充和 CMP 是核心工艺，混合键合对表面平整度和洁净度要求极高。3D 堆叠的良率是各层裸片良率的乘积，若单层良率为 90%，三层堆叠后仅约 73%。因此，3D 通常需要已知良好裸片（KGD）测试和冗余修复机制，进一步推高成本。但 3D 可以省去大面积中介层，在存储堆叠等场景中反而具备成本优势。
四、适用场景与常见误区
2.5D 的典型场景包括：CPU/GPU 与多颗 HBM 的并排集成、FPGA 与高速收发器、网络交换芯片与 SerDes Die。这些场景的共同点是：需要极高带宽，但逻辑 Die 功耗大、散热要求高，且中介层面积可以容纳多颗裸片。3D 的典型场景包括：HBM 内部 DRAM 堆叠、图像传感器与逻辑层堆叠、缓存与计算 Die 的垂直集成、以及需要极致互连密度的存内计算架构。
实际项目中常见的误区有三个。第一，认为 3D 一定比 2.5D 先进，忽略了散热和良率代价。第二，低估 2.5D 中介层的布线拥塞，在 RDL 层数不足时强行增加信号，导致布线失败。第三，把 3D 堆叠当成简单的“叠积木”，没有在架构阶段规划 TSV 位置、电源分配和测试通路。复盘时建议用一张“带宽—功耗—散热—成本”四象限图，把每个 Die 间连接按需求归类，再决定走 2.5D 还是 3D。
总结来看，2.5D 与 3D 不是替代关系，而是互补关系。2.5D 擅长“横向扩展”，把多颗高功耗裸片并排互连；3D 擅长“纵向压缩”，在极小面积内实现超高带宽。选择哪一种，取决于带宽需求、热预算、良率目标和成本约束的综合平衡。在中介层布线设计中，理解这两条路线的结构差异，才能合理分配 RDL 与 TSV 资源，做出可量产、可测试、可扩展的封装架构决策。