📚 课程目录第2章基础知识

2. 基础知识

要理解 2.5D/3D 中介层布线，必须先建立一套“空间词汇表”。Chiplet 是功能被切分后的裸片单元，中介层是承载这些单元的高密度互连基板，TSV 是穿透硅片的垂直通道，微凸块是芯片与中介层之间的微观焊点，RDL 是芯片表面或中介层表面的再分布走线，硅桥则是在封装基板内部嵌入的局部高密度互连片段。它们共同构成从“晶体管级”到“封装级”的完整信号通路。

一句话理解：Chiplet 决定“算力怎么切”，中介层决定“芯片怎么摆”，TSV 决定“上下怎么通”，微凸块决定“芯片怎么焊”，RDL 决定“信号怎么扇出”，硅桥决定“局部怎么提速”。

核心术语的空间层级与信号链

从物理层级看，这些术语并非并列关系，而是从高到低、从宏观到微观的嵌套结构。最上层是封装基板（Substrate），其内部可嵌入硅桥；基板上方是中介层（Interposer），中介层内部有 TSV 和 RDL；中介层上方通过微凸块连接各 Chiplet；Chiplet 内部则通过自身 RDL 完成最后一级扇出。信号从一颗 Chiplet 出发，经微凸块进入中介层 RDL，再经 TSV 或硅桥到达另一颗 Chiplet，形成一条完整的“芯片间高速链路”。

各术语的工程定义与关键参数

下表从“定义、典型尺寸、核心作用、常见材料”四个维度对六个核心术语进行对照，便于在后续布线设计中快速定位每个对象的约束边界。

术语	工程定义	典型尺寸/参数	核心作用	常见材料/工艺
Chiplet	功能独立、可复用的小型裸片	面积 5~100 mm²，厚度 50~200 μm	算力切分与异构集成	硅、SiGe、GaAs
中介层	承载多颗 Chiplet 的高密度互连层	厚度 50~200 μm，线宽 0.4~2 μm	提供高密度横向互连	硅、玻璃、有机基板
TSV	穿透硅片的垂直导电通道	直径 5~20 μm，深宽比 5:1~15:1	上下层垂直供电与信号传输	铜填充、钨填充
微凸块	芯片与中介层之间的微观焊点	直径 10~50 μm，间距 20~100 μm	电气连接与机械固定	SnAg、Cu pillar
RDL	再分布层，将焊盘扇出到目标位置	线宽/间距 0.4~5 μm，层数 1~5	信号扇出与阻抗匹配	铜、聚酰亚胺
硅桥	嵌入基板的局部高密度互连片段	线宽 0.2~1 μm，长度 2~20 mm	局部高速互连，替代大面积中介层	硅、玻璃

典型应用场景与选型逻辑

不同应用场景对上述术语的组合方式差异显著。高性能计算（HPC）通常采用“硅中介层 + 多颗 Chiplet + 高密度 TSV”方案，追求极致带宽；AI 训练芯片则倾向“硅桥 + RDL 扇出”以降低成本并保持局部高速；移动端 SoC 更多使用“有机中介层 + 微凸块”实现轻薄化；而 HBM 存储堆叠则依赖“TSV + 微凸块”完成 3D 垂直集成。选型的核心矛盾始终是：带宽密度、功耗、成本、良率四者之间的权衡。

选型口诀：带宽优先选硅中介层，成本优先选有机基板，局部提速选硅桥，垂直堆叠选 TSV，扇出灵活选 RDL。

常见误区与复盘要点

初学者容易把“中介层”和“基板”混为一谈。实际上，中介层是芯片与基板之间的“翻译层”，其线宽通常在亚微米级，而基板线宽在微米到十微米级。另一个常见误区是认为 TSV 只用于供电——实际上 TSV 同时承担信号传输，尤其在 HBM 与逻辑 Die 之间，TSV 是带宽瓶颈的关键。此外，硅桥并非“缩小版中介层”，它只覆盖局部区域，需要与基板 RDL 协同设计，否则会出现阻抗不连续。

复盘提醒：在 2.5D 布线中，微凸块间距决定了可布线的逃逸通道数量；RDL 层数决定了扇出能力；TSV 深宽比决定了填充工艺难度。三者必须联合优化，单独调整任一参数都可能导致整体方案不可制造。

从术语到布线：一条完整信号路径

以一颗计算 Chiplet 向 HBM 发送数据为例：信号从计算 Die 内部 RDL 出发，经微凸块进入中介层 RDL，再通过中介层内的 TSV 或硅桥到达 HBM 下方的微凸块，最终进入 HBM 的 TSV 堆叠。整条路径中，每一级都引入寄生电容、电阻和电感，布线设计的核心任务就是控制这些寄生参数，使信号在 10~100 GHz 频段内保持可接受的插入损耗和回波损耗。

信号路径示例（计算 Die → HBM）：
计算 Die 内部 RDL
  → 微凸块（直径 25 μm，间距 55 μm）
  → 中介层 RDL（线宽 0.8 μm，铜厚 0.5 μm）
  → TSV（直径 10 μm，深宽比 10:1）
  → 中介层底部 RDL
  → 微凸块（直径 40 μm，间距 80 μm）
  → HBM TSV 堆叠（8 层，每层厚度 50 μm）
  → HBM 存储阵列