VIP7

本课程属于：182-Chiplet与3D封装协同设计 芯片硬件与光电工程 · 共 7 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Chiplet物理设计EDA工具链从入门到精通

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

Chiplet技术背景 · 物理设计EDA工具链的定位与价值 · 课程学习路径与目标

课程导入Chiplet

Chiplet基础概念

Chiplet架构 · 异构集成 · 5D/3D封装

Chiplet基础概念

物理设计EDA工具链全景

从RTL到GDSII的完整流程 · 工具分类（综合 · 布局布线

EDA物理设计

Chiplet物理设计挑战

多芯片协同设计 · 跨芯片时序收敛 · 热-应力-翘曲耦合

Chiplet物理设计挑战

Chiplet设计输入与网表准备

多芯片网表划分 · 接口逻辑建模 · Die间互连描述

Chiplet设计输入

Chiplet布局规划

多Die布局策略 · 硅中介层/扇出型封装布局 · 引脚分配

Chiplet布局规划

Chiplet布线技术

全局布线 · 详细布线 · Die间布线（RDL/TSV/微凸点…

Chiplet布线技术

时钟树综合与同步

多Die时钟分配 · 跨Die时钟同步 · 时钟偏斜与抖动

时钟树综合同步

电源网络设计

多Die电源域划分 · IR压降分析 · 电迁移

电源网络设计Die

信号完整性分析

传输线效应 · 串扰 · 反射

信号完整性分析传输线效应

热分析与热管理

多Die热模型 · 热源分布 · 热阻网络

热分析热管理

机械应力与翘曲分析

封装应力来源 · 翘曲预测 · 材料属性

机械应力翘曲分析

Chiplet物理验证

DRC/LVS · 跨Die一致性检查 · 金属密度检查

Chiplet物理验证

时序分析与收敛

多Die时序约束 · 跨Die路径时序 · 片上变异

时序分析收敛

功耗分析与优化

动态/静态功耗 · 多Die功耗分配 · 功耗预算

功耗分析优化

Chiplet设计规则检查

封装级设计规则 · 微凸点/TSV规则 · RDL规则

Chiplet设计规则检查

开源工具链实践

OpenROAD · KLayout · Magic

开源工具链实践OpenROAD

商业工具链实践

Synopsys/Cadence/S…

商业工具链实践Synopsys/Cad…

Chiplet物理设计脚本与自动化

Tcl/Python脚本编写 · 设计流程自动化 · 数据管理

Chiplet物理设计脚本

基于UCIe接口的双Die Chip…

案例实战UCIe

3D Chiplet设计（TSV集成…

案例实战Chiplet

异构Chiplet（逻辑+存储+模拟…

案例实战Chiplet

Chiplet物理设计中的DFT

扫描链跨Die · 边界扫描 · 内建自测试

Chiplet可制造性与良率提升

工艺窗口 · 缺陷分析 · 冗余设计

Chiplet可制造性

Chiplet物理设计中的可靠性

老化效应 · 静电放电 · 闩锁效应

Chiplet物理设计

Chiplet物理设计数据管理与协同

多团队并行设计 · 数据交换格式（LEF/DEF/GDS… · 设计数据库

Chiplet物理设计数据管理

Chiplet物理设计中的机器学习应用

布局布线优化 · 时序预测 · 热预测

Chiplet物理设计

Chiplet物理设计工具链的评估与选型

功能对比 · 性能基准 · 成本考量

Chiplet物理设计工具链的…

常见问题与调试技巧

布局布线失败 · 时序违例 · DRC错误

常见问题调试技巧

综合提升与未来趋势

Chiplet物理设计最佳实践 · 工具链演进方向 · 与系统级协同设计

综合提升未来趋势