3. 电源完整性核心概念

在RFIC设计中，电源完整性（Power Integrity, PI）与信号完整性同等重要。射频电路对电源扰动极为敏感：PA的电源纹波会直接调制输出信号，产生边带杂散；VCO的电源噪声会恶化相位噪声；LNA的供电波动会降低灵敏度。理解电源噪声的来源、PDN阻抗的含义以及去耦电容的作用，是进行RFIC电源设计的基础。

一、电源噪声的来源与分类

电源噪声是指电源分配网络在芯片供电节点上呈现的电压波动。它并非单一来源，而是多种机制叠加的结果：

• 电源纹波：由DC-DC开关电源或LDO的固有开关动作产生，频率通常在几百kHz到几MHz，幅度可达数mV至数十mV。
• 同步开关噪声（SSN）：芯片内部大量逻辑门或输出驱动同时翻转时，瞬态电流通过封装电感和PCB走线电感，产生L·di/dt压降。
• 谐振噪声：PDN中的电容与电感在特定频率形成LC谐振，在该频率附近阻抗急剧升高，噪声被放大。
• 耦合噪声：相邻电源域或信号线通过寄生电容、互感将噪声耦合到敏感供电节点。

在RFIC中，电源噪声的危害不仅取决于幅度，更取决于其频率是否落在电路的敏感频带内。例如，PA的电源噪声若落在信道带宽内，会直接恶化EVM；若落在收发双工间隔处，则可能抬高杂散发射。

二、PDN阻抗与目标阻抗

电源分配网络（PDN）从稳压模块输出端开始，经过PCB平面、过孔、封装焊球、Bump、片上金属层，最终到达晶体管漏极或源极。整条路径可用一个频率相关的阻抗Z_PDN(f)来描述。

当负载电流发生瞬态变化ΔI时，供电节点上的电压波动为：

ΔV = ΔI × Z_PDN(f)

因此，控制电源噪声的核心就是控制PDN阻抗。目标阻抗（Target Impedance）的定义为：

Z_target = (V_dd × 允许纹波百分比) / ΔI_max

示例：V_dd = 1.2V，允许纹波 5%，ΔI_max = 200mA
Z_target = (1.2 × 0.05) / 0.2 = 0.3 Ω

目标阻抗的含义是：在关注频率范围内，PDN阻抗必须低于Z_target，才能保证瞬态电流引起的电压波动不超过允许值。对于RFIC，允许纹波往往比数字芯片更严格，例如PA供电可能要求1%甚至更低。

三、去耦电容的作用与频率特性

去耦电容是PDN中最关键的元件。它的作用是在负载瞬态电流需求发生时，就近提供电荷，避免电流从远端稳压器经过长路径引入大电感压降。

实际电容并非理想元件，其阻抗为：

Z_C(f) = ESR + j(2πfL_ESL - 1/(2πfC))

其中ESR为等效串联电阻，ESL为等效串联电感。电容在自谐振频率处阻抗最低：

f_SRF = 1 / (2π√(L_ESL × C))

低于自谐振频率时呈容性，高于自谐振频率时呈感性。这意味着单颗电容只能在有限频段内有效去耦。为了覆盖宽频段，需要多颗不同容值的电容并联，利用它们各自的自谐振点形成低阻抗平台。

电容类型	典型容值	自谐振频率	主要作用频段
大容量钽电容/电解电容	10μF～100μF	100kHz～1MHz	低频储能、稳压器输出
MLCC 中容量	100nF～1μF	5MHz～30MHz	中频去耦
MLCC 小容量	1nF～10nF	100MHz～500MHz	高频去耦
片上MOS电容	10pF～1nF	1GHz～10GHz	片内高频去耦

四、PDN的层级结构与协同设计

完整的PDN是一个多层级系统，从板级到片内逐级降低阻抗、缩小供电路径。下图展示了RFIC典型PDN的层级关系与各层主导的频率范围：

从图中可以看出，PDN设计需要各层级协同：VRM负责低频段，PCB去耦电容负责中频段，封装和片上电容负责高频段。任何一层出现阻抗峰值，都会在该频段引入噪声放大。

五、常见误区与设计复盘

在实际RFIC项目中，建议在设计初期就建立PDN阻抗模型，利用仿真工具扫描Z_PDN(f)，识别谐振峰，再针对性地调整去耦电容组合和布局。流片后通过片上电压监测或片外探头测量电源噪声，与仿真结果对比，形成闭环迭代。