1. 课程导入

在射频集成电路（RFIC）设计中，工程师往往把大量精力投入到匹配网络、低噪声放大器拓扑、混频器线性度和频率规划上，却容易忽略一个更底层却更致命的问题：电源与地不是理想导线，而是会随频率变化的阻抗网络。当工作频率进入吉赫兹量级，封装键合线、片上金属走线、过孔、PCB平面和去耦网络共同构成一个复杂的寄生网络。电源噪声、地弹、回流路径断裂，都会直接表现为相位噪声恶化、增益压缩、杂散抬升，甚至收发链路完全失锁。

本课程围绕两个紧密耦合的主题展开：电源完整性（Power Integrity, PI）与地回流设计（Ground Return Design）。电源完整性关注从稳压器到芯片内部晶体管的整个供电路径上，电压是否稳定、噪声是否被有效抑制、瞬态电流是否被及时供给；地回流设计关注电流从负载返回源端的路径是否连续、低阻、低感，是否与敏感信号或电源路径发生有害耦合。二者不是独立课题，而是同一物理系统的两面：没有良好的地回流，电源去耦就失去参考；没有干净的电源，地平面上的噪声也无法被隔离。

1.1 为什么RFIC的电源与地问题比数字电路更敏感

数字电路对电源噪声的容忍度通常以百分比衡量，例如5%的电压纹波可能仍能保证逻辑正确。但RFIC的敏感度完全不同。以压控振荡器（VCO）为例，电源上的微小低频噪声会通过变容管偏置路径调制振荡频率，转化为相位噪声；以低噪声放大器（LNA）为例，电源阻抗在射频频率上若不够低，会引入负反馈或增益波动，破坏噪声系数。更关键的是，射频信号本身是窄带、高Q的，任何与信号频率形成整数关系的电源杂散都可能落入接收带内，直接恶化信噪比。

地回流问题同样尖锐。在混合信号RFIC中，数字基带、时钟、ADC/DAC和射频前端共享同一衬底和地网络。数字开关电流在地平面上产生同步开关噪声（SSN），如果射频模块的地参考点恰好位于噪声电流路径上，就会通过衬底耦合或键合线电感进入射频通道。许多“莫名其妙”的杂散和灵敏度下降，根源都在这里。

1.2 课程核心原理：从“路径”到“阻抗”再到“耦合”

理解RFIC电源与地回流问题，可以沿着一条清晰的逻辑链展开：电流总是走阻抗最低的路径，而不是工程师画在原理图上的路径。在低频时，回流电流倾向于走电阻最小的路径；在高频时，回流电流走电感最小的路径，通常紧贴信号走线下方。如果地平面被分割、过孔稀疏或返回路径被迫绕行，回流环路面积增大，电感随之增大，地弹和辐射发射都会恶化。

因此，本课程反复强调三个核心量：路径连续性、阻抗频率特性、耦合隔离度。路径连续性决定回流是否可控；阻抗频率特性决定电源噪声在哪个频段被放大；耦合隔离度决定数字噪声是否会污染射频参考。三者共同构成RFIC电源完整性与地回流设计的分析框架。

1.3 典型场景与常见误区

考虑一个典型的射频收发芯片场景：芯片同时包含2.4 GHz LNA、VCO、功率放大器以及数字SPI控制接口。若VCO的电源直接与数字IO共用同一组键合线和PCB走线，数字翻转产生的电流脉冲会在键合线电感上产生电压尖峰，通过VCO偏置网络调制频率，表现为相位噪声抬升。若地平面在LNA下方被数字地分割开，LNA的源极回流被迫绕行，源极电感增大，增益和噪声系数同时恶化。

1.4 学习目标与课程框架

本课程共30章，按照“基础概念—分析方法—设计实践—验证与排障”的递进结构组织。完成本课程后，学习者应能够：

• 理解RFIC中电源分配网络（PDN）与地回流路径的频域行为；
• 掌握目标阻抗、反谐振、地弹、SSN等关键参数的物理含义与估算方法；
• 能够为射频敏感模块规划独立的电源域和低电感回流路径；
• 能够识别并解决混合信号RFIC中的地分割、键合线耦合和衬底噪声问题；
• 能够使用仿真与实测手段验证电源完整性和地回流设计效果。

1.5 一个可执行的入门检查清单

在进入后续章节之前，建议先建立以下检查意识。这些条目将在课程中反复出现，并逐步展开为具体的设计规则和仿真方法。

RFIC电源与地回流入门检查清单：
1. 每个射频敏感模块是否有独立的电源域和去耦网络？
2. 电源回流路径是否与信号回流路径分开规划？
3. 地平面是否存在分割？分割处是否有低电感桥接？
4. 键合线电感和过孔电感是否在目标频段内被评估？
5. 去耦电容的自谐振频率是否覆盖主要噪声频段？
6. 数字开关电流的回流路径是否远离射频参考地？
7. 是否定义了PDN目标阻抗曲线和验收标准？
8. 是否规划了仿真与实测的验证节点？

电源完整性与地回流设计不是射频电路设计完成后的“补救措施”，而是与拓扑选择、版图规划、封装选型同等重要的前期决策。越早建立正确的回流与阻抗意识，后期调试中遇到的“玄学问题”就越少。接下来的章节将从PDN阻抗的物理本质开始，逐步构建完整的分析与设计能力。