2. 射频集成电路基础
射频集成电路（RFIC）是无线通信、雷达、卫星导航等系统的核心。与数字或低频模拟IC不同，RFIC处理的信号频率高、波长与芯片/封装尺寸可比，因此片上无源器件、互连、电源与地网络都会直接参与信号传输与匹配。理解RFIC的组成、工艺与频段划分，是后续讨论电源完整性与地回流设计的前提。
一、RFIC的典型组成
一个完整的射频收发链路通常由收发前端、频率合成器和基带接口三大部分构成。收发前端负责信号的放大、滤波与频率变换；频率合成器提供本振信号；基带接口完成与数字基带的模数/数模转换。各模块对电源和地的敏感度差异很大，这决定了电源分配网络（PDN）的分区策略。
- 低噪声放大器（LNA）：位于接收链路最前端，噪声系数要求极高，对电源纹波和地噪声最敏感。
- 混频器（Mixer）：完成上下变频，本振泄漏和电源耦合会直接恶化线性度。
- 功率放大器（PA）：发射链路功耗最大，脉冲电流会在电源和地上产生显著瞬态压降。
- 压控振荡器（VCO）与锁相环（PLL）：对电源噪声极其敏感，电源纹波会转化为相位噪声。
- 滤波器与匹配网络：常由片上电感、电容和传输线实现，其参考地质量直接影响插损与回波损耗。
- 偏置与稳压电路：为各模块提供稳定电流或电压，是电源噪声进入射频通路的门户。
二、典型工艺与器件特征
RFIC常用工艺包括硅基CMOS、SiGe BiCMOS、GaAs和GaN等。CMOS成本低、集成度高，适合中低频段和SoC集成；SiGe BiCMOS兼具高ft的HBT和CMOS逻辑，广泛用于毫米波与高性能收发机；GaAs和GaN则凭借高击穿电压和高功率密度，主导高功率PA与高频开关。
| 工艺 | 典型频段 | 优势 | 电源/地设计关注点 |
|---|---|---|---|
| CMOS | Sub-6GHz、毫米波 | 低成本、高集成 | 衬底噪声耦合、IR Drop |
| SiGe BiCMOS | 毫米波、高速链路 | 高ft、低噪声 | 多电源域隔离、地弹 |
| GaAs | 微波、毫米波 | 高线性、低损耗 | 负压偏置、地过孔电感 |
| GaN | 高功率微波 | 高功率密度 | 大电流瞬态、热-电耦合 |
三、工作频段与波长效应
RFIC的工作频段从几百MHz到上百GHz。频率越高，波长越短，片上金属互连和封装引线的寄生电感、电容影响越显著。例如在28GHz，自由空间波长约10.7mm，片上传输线长度与波长可比，必须按分布参数处理。电源和地网络在高频下不再是理想短路，而是呈现阻抗谐振特性。
四、电源与地网络的基本要求
RFIC对电源和地网络的要求可归纳为低阻抗、低噪声、分区隔离和回流可控四个方面。低阻抗保证瞬态电流引起的电压波动小；低噪声要求电源纹波和地噪声不恶化灵敏度与相位噪声；分区隔离防止PA等大功率模块干扰LNA和VCO；回流可控确保高频电流沿设计路径返回，避免地弹和辐射。
五、案例：2.4GHz WiFi收发机的电源分区
以一款2.4GHz WiFi RFIC为例，芯片内部通常划分三个电源域：PA域、射频小信号域和数字基带域。PA域电流可达数百mA且呈脉冲状，必须单独供电并靠近放置大容量去耦电容；射频小信号域（LNA、Mixer、VCO）使用LDO供电，并在片上设置RC滤波；数字域则通过深N阱隔离，防止衬底噪声耦合到射频通路。地网络采用星形回流，PA地与敏感地仅在单点连接，避免大电流地回流经过LNA下方。
电源域划分示例：
VDD_PA : 3.3V, 脉冲电流 300mA, 去耦 10uF + 100nF + 1nF
VDD_RF : 1.8V, LDO供电, 去耦 1uF + 10nF, 片上RC 1kΩ/50pF
VDD_DIG : 1.2V, DCDC供电, 去耦 100nF + 10nF
GND : 星形单点连接, PA地与RF地分离, 过孔阵列降低回流电感六、常见误区与复盘
误区二：只关注电源去耦电容容值，忽略电容的等效串联电感和自谐振频率。高频去耦需要小封装、短回路。
误区三：PA与LNA共用同一电源引脚，导致发射时接收灵敏度骤降。必须分区供电并做好隔离。
误区四：忽视键合线和封装引线的电感。在毫米波频段，一根1mm键合线约1nH，在28GHz呈现约176Ω阻抗，足以破坏匹配。
综上，RFIC的组成决定了电源与地网络必须按功能分区、按频段设计。工艺选择影响器件寄生和隔离能力，工作频段决定波长效应和分布参数的处理方式。只有把电源完整性、地回流与射频信号路径统一考虑，才能保证收发链路的噪声、线性度和稳定性满足系统要求。