1. 课程导入
在电子系统设计中，工程师往往把大量精力投入到信号完整性、电源效率和EMC上，却容易忽略一个同样致命的约束——温度。芯片内部的晶体管、互连线和封装材料都有各自的温度上限，一旦结温（Junction Temperature，Tj）超过安全边界，器件会经历参数漂移、寿命骤减，甚至发生热失控。理解结温从哪里来、热量沿什么路径流走、哪些环节构成瓶颈，是每一位硬件工程师从"能跑通"走向"能可靠量产"的必修课。
一、为什么结温是可靠性的第一约束
芯片的失效机理几乎都与温度呈指数关系。以最常见的阿伦尼乌斯模型为例，温度每升高10℃，许多失效机制的速率大约翻倍。这意味着结温从85℃升到105℃，器件寿命可能缩短到原来的四分之一。实际工程中，结温带来的问题通常表现为以下几类：
- 性能降级：MOSFET导通电阻随温度上升而增大，处理器因温度触发降频，模拟电路的失调和噪声恶化。
- 寿命缩短：电迁移、氧化层击穿、焊点疲劳等失效模式的速率随温度显著加快。
- 热失控风险：功率器件在高温下漏电流增大，进一步加剧发热，形成正反馈直至损坏。
- 系统级连锁反应：局部过热导致邻近器件参数漂移，PCB材料膨胀失配引发焊点开裂。
因此，热设计不是"锦上添花"，而是与电气设计同等重要的可靠性设计环节。判断一个设计是否安全，核心问题只有一个：在最恶劣的工作条件下，芯片结温是否仍低于数据手册给出的上限，并留有足够裕量。
二、热量从哪里来，又往哪里去
芯片的发热源是内部功耗，主要来自开关损耗、导通损耗和漏电损耗。这些热量从结（Junction）出发，依次经过芯片衬底、贴片材料、封装外壳、焊球或引脚、PCB铜箔与过孔、散热器或外壳，最终通过对流和辐射散入环境。这条路径上的每一个环节都有热阻，热量流动的过程与电流在电阻网络中流动高度相似。
理解这条路径的关键，是建立"热阻网络"的思维模型：把每一层材料看作一个热阻，把环境看作参考地，把功耗看作注入的电流源。结温就等于环境温度加上功耗乘以从结到环境的总热阻。这个简单关系式贯穿整个课程，也是后续所有分析、测量和优化的基础。
其中 Tj 为结温，Ta 为环境温度，P 为器件功耗，RθJA 为结到环境的总热阻。
下面这张图展示了从芯片结到环境的主要散热路径与热阻构成，帮助建立整体认知框架。
三、课程知识框架与学习路径
本课程围绕"结温从哪里来、如何算、如何测、如何降"这条主线展开，共30章，分为五个递进模块。每个模块都建立在上一模块的基础上，建议按顺序学习，并在实践中反复回看。
| 模块 | 核心内容 | 关键产出 |
|---|---|---|
| 基础概念 | 结温、壳温、环境温度、热阻定义与单位 | 建立温度与热阻的基本语言 |
| 热阻网络 | 串联/并联热阻、热阻网络建模、数据手册解读 | 能画出器件的热阻等效电路 |
| 测量与仿真 | 热电偶、红外、电学法测温，热仿真流程 | 能获取可信的结温数据 |
| PCB散热设计 | 铺铜、过孔、散热焊盘、层叠与布局 | 能设计有效的板级散热路径 |
| 系统与复盘 | 散热器选型、风道、热失控防护、失效复盘 | 能完成系统级热设计与验证 |
四、典型场景：一个被忽视的结温案例
某工业控制板使用一颗标称 RθJA = 50℃/W 的电源芯片，环境温度最高 60℃，实测功耗 1.2W。工程师按公式估算：Tj = 60 + 1.2 × 50 = 120℃，低于数据手册 125℃ 上限，认为"刚好安全"。
但实际量产中该芯片批量失效。复盘发现三个问题：第一，数据手册的 RθJA 是在标准 JEDEC 板上测得的，实际 PCB 铜箔面积远小于测试板，热阻实际接近 80℃/W；第二，芯片紧邻一颗发热的电感，局部环境温度实际达到 75℃；第三，功耗在满载瞬态下会冲到 1.6W。重新计算：Tj = 75 + 1.6 × 80 = 203℃，远超上限。
五、常见误区与学习建议
- 误区一：只看壳温。壳温不等于结温，二者之间还隔着 RθJC，大功耗器件差异可达几十度。
- 误区二：迷信单一热阻值。RθJA 随铜箔面积、层数、风速变化，必须结合具体条件使用。
- 误区三：忽略瞬态。平均功耗安全不代表峰值功耗安全，热容和热时间常数决定了短时脉冲下的温升。
- 误区四：热设计留到最后。布局阶段不预留散热路径，后期几乎无法补救。