2. PDN基础概念
电源分配网络（Power Delivery Network，PDN）是连接稳压模块输出端与芯片电源引脚之间的一整套无源与有源结构的总称。它的任务不是“发电”，而是把已经产生的电能以尽可能小的损耗、尽可能稳定的电压，按时送到每一个负载点。对于CPU、FPGA这类多电源轨、大电流、快速跳变的器件，PDN设计质量直接决定芯片能否在标称电压窗口内工作。理解PDN，需要抓住四个关键词：定义、组成、阻抗目标、直流与交流的耦合关系。
一、PDN的定义与边界
从系统视角看，PDN的输入端是VRM（电压调节模块）的输出电容之后，输出端是芯片裸片内部的晶体管。它包含从VRM输出端到芯片die之间所有导体、平面、过孔、电容、电感以及封装内部结构。PDN不包含VRM的控制环路本身，但VRM的输出阻抗与PDN阻抗在频域上共同决定负载端的电压波动。因此，PDN设计常被描述为“在目标频段内把电源到地的阻抗压到足够低”。
二、PDN的组成要素
一个完整的PDN可以按“从电源到负载”的顺序拆解为若干要素，每个要素在不同频段起主导作用：
- VRM与体电容：负责低频段（通常几十kHz以下）的能量补充，维持直流和慢速负载变化。
- PCB平面与铜箔：电源平面和地平面构成传输结构，其平面电容和扩展电感决定中频段阻抗。
- 过孔与走线：连接各层平面和器件，引入寄生电感，是高频段阻抗的主要来源之一。
- 去耦电容：按容值大小分层布置，小容值电容靠近负载，负责高频瞬态电流供给。
- 封装与die：封装基板、焊球、片上金属层和片上电容构成最后一段PDN，决定最高频段的响应。
这些要素不是简单串联，而是在频域上各自呈现不同的阻抗特性，共同叠加成一条“阻抗-频率曲线”。设计目标就是让这条曲线在关注频段内低于目标阻抗线。
三、阻抗目标：PDN设计的量化标尺
目标阻抗（Target Impedance）是PDN设计中最关键的量化指标，通常由下式估算：
Z_target = ΔV_allowed / ΔI_transient
其中：
ΔV_allowed = 芯片允许的电压波动范围（如 ±5% × Vnom）
ΔI_transient = 负载最大瞬态电流跳变（如 CPU 从轻载到重载）例如，某FPGA内核电压为0.85V，允许波动±3%，即ΔV_allowed = 25.5mV；若最大瞬态电流跳变为10A，则Z_target = 2.55mΩ。这个数值意味着从VRM到die的整个PDN，在负载跳变对应的频段内，阻抗必须低于2.55mΩ。目标阻抗不是单一频率点，而是一条随频率变化的包络线，通常要求在几十kHz到几百MHz范围内都满足。
四、直流压降与交流阻抗的关系
PDN设计中常被分开讨论的两个概念是直流压降（IR Drop）和交流阻抗。直流压降是负载电流流过PDN电阻性路径时产生的稳态电压损失，满足ΔV_dc = I_dc × R_pdn。它决定芯片引脚处能否获得足够的直流电压。交流阻抗则描述PDN对动态电流的响应能力，满足ΔV_ac = Z_pdn(f) × ΔI(f)。
两者并非独立：PDN的电阻R_pdn本身就是阻抗Z_pdn在低频段的实部。当频率趋近于零时，Z_pdn ≈ R_pdn，交流阻抗退化为直流电阻。因此，降低直流压降的措施（加宽铜箔、增加过孔、缩短路径）同时也会降低低频段交流阻抗。反过来，高频段阻抗主要由电感和电容决定，与直流电阻关系不大。设计时需要同时关注两条曲线：直流工作点是否满足电压范围，交流阻抗是否在目标线以下。
| 对比维度 | 直流压降（IR Drop） | 交流阻抗（AC Impedance） |
|---|---|---|
| 物理来源 | PDN电阻性路径 | PDN电阻、电感、电容共同作用 |
| 数学表达 | ΔV_dc = I_dc × R_pdn | ΔV_ac = Z_pdn(f) × ΔI(f) |
| 关注频段 | DC～低频 | 低频～高频（与负载跳变边沿相关） |
| 主要影响因素 | 铜箔截面积、过孔数量、路径长度 | 电容布局、平面结构、封装寄生 |
| 设计手段 | 加宽走线、增加过孔、优化平面 | 分层去耦、降低回路电感、靠近负载 |
| 验证方式 | 直流仿真、实测电压 | 阻抗扫描、负载瞬态测试 |
五、案例：多电源轨FPGA的PDN视角
以一颗典型FPGA为例，其内核电压0.85V、电流30A，辅助电压1.8V、电流3A，IO电压3.3V、电流2A。内核轨的瞬态电流跳变可能达到15A，允许波动±3%，则目标阻抗约1.7mΩ。这个数值要求PCB平面和去耦网络在数百kHz到数十MHz范围内保持极低阻抗。而3.3V IO轨的瞬态电流较小，目标阻抗可放宽到几十mΩ。不同电源轨的PDN设计不能简单复制，必须按各自的目标阻抗和频段分别优化。
六、常见误区与复盘要点
误区一：只关注直流压降，忽略交流阻抗。直流压降合格不代表瞬态响应合格。负载跳变时，PDN阻抗在特定频段可能远超目标，导致电压跌落或过冲。
误区二：把目标阻抗当成单一数值。目标阻抗是频段相关的包络线，不同频段由不同PDN要素主导，必须分段验证。
误区三：去耦电容越多越好。电容数量增加会降低高频阻抗，但若布局不当，过孔和走线电感会抵消收益，甚至引入反谐振峰。
误区四：忽略封装和片上PDN。当频率超过几十MHz后，PCB去耦电容已无法有效供给电流，封装和片上电容成为最后防线。
复盘时建议按以下清单逐项检查：目标阻抗是否按实际瞬态电流计算；PDN各段是否在对应频段满足阻抗要求；直流压降是否在允许范围内；去耦电容的容值、数量和位置是否与频段匹配；封装和片上PDN是否纳入仿真或测试范围。只有把直流和交流统一到同一条阻抗曲线上审视，PDN设计才算真正闭环。