VIP7
本课程属于：050-FPGA高速接口与协议原型 芯片硬件与光电工程 · 共 7 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA高速ADC/DAC接口开发

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=学习目标 · 高速ADC/DAC接口开发的核心价值 · 整体知识框架与学习路径
课程导入目标=学习目标
02
信号与系统基础
目标=采样定理 · 量化噪声 · 信噪比
信号系统基础
03
高速ADC/DAC基础
目标=常见架构（Flash · Pipeline · SAR
ADC/DAC高速
04
FPGA接口基础
目标=I/O标准 · LVDS · LVCMOS
FPGA接口基础
05
高速接口电气特性
目标=差分信号 · 阻抗匹配 · 终端电阻
高速接口电气特性目标=差分信号
06
时钟与采样理论
目标=采样时钟抖动 · 相位噪声 · 时钟树设计
时钟采样理论
07
ADC接口类型与协议
目标=并行LVDS · 串行LVDS · JESD204B/C
ADC接口类型
08
DAC接口类型与协议
目标=并行LVDS · 串行LVDS · JESD204B/C
DAC接口类型
09
FPGA SelectIO与SerDes资源
目标=ISERDES · OSERDES · IDELAY
FPGASelectIO
10
JESD204B协议详解
目标=链路层 · 传输层 · 加扰
JESD204B协议详解
11
JESD204C协议演进
目标=64b/66b编码 · 链路建立 · 错误检测
JESD204C协议演进
12
高速ADC/DAC配置与寄存器管理
目标=SPI时序 · 寄存器映射 · 初始化序列
ADC/DAC高速
13
数据采集与缓存架构
目标=FIFO · DDR存储器 · AXI Stream
数据采集缓存架构
14
数字信号处理链路
目标=数字下变频 · 数字上变频 · 抽取
数字信号处理链路目标=数字下变频
15
时钟与同步设计实战
目标=多片ADC/DAC同步 · 确定性延迟测量 · SYSREF与同步机制
时钟同步设计实战
16
PCB与信号完整性设计
目标=叠层 · 走线 · 过孔
PCB信号完整性设计
17
FPGA引脚规划与约束
目标=引脚分配 · IO标准设置 · 时序约束
FPGA引脚规划
18
仿真与验证方法
目标=IBIS/IBIS-AMI模型 · 眼图仿真 · 协议仿真
仿真验证方法
19
调试与测量工具
目标=示波器 · 逻辑分析仪 · 误码仪
调试测量工具
20
案例实战一
目标=基于LVDS的ADC数据采集系…
案例实战一LVDS
21
案例实战二
目标=基于JESD204B的ADC接…
案例实战二JESD204B
22
案例实战三
目标=高速DAC波形生成与上变频链路…
案例实战三DAC
23
案例实战四
目标=多通道同步采集与相位一致性调试
案例实战四目标=多通道同步…
24
常见问题与故障排查
目标=链路不同步 · 数据错位 · 时钟抖动
常见问题故障排查
25
性能优化
目标=资源与功耗权衡 · 时序收敛技巧 · 数据吞吐率提升
性能优化目标=资源
26
系统集成与测试
目标=板级联调 · 系统校准 · 温漂补偿
系统集成测试
27
高级主题
目标=RFSoC · 直接RF采样 · 高速SerDes均衡
高级主题RFSoC
28
项目实战流程
目标=需求分析 · 方案选型 · 原理图评审
项目实战流程目标=需求分析
29
综合提升
目标=从模块到系统 · 从功能到性能 · 从原型到产品的工程化思维与最佳实践
综合提升目标=从模块到系…
30
课程总结与展望
目标=知识体系回顾 · 技能自评 · 进阶学习资源与职业发展方向
课程总结目标=知识体系回…