VIP7
本课程属于：050-FPGA高速接口与协议原型 芯片硬件与光电工程 · 共 7 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA高速接口设计与SerDes应用实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · 高速接口与SerDes在FPGA设计…
课程导入学习目标
02
高速接口基础
信号完整性基本概念 · 传输线效应 · 阻抗匹配
高速接口基础信号完整性基本概…
03
SerDes技术原理
SerDes架构 · 并行转串行 · 串行转并行
SerDes技术原理
04
FPGA高速收发器架构
主流FPGA（Xilinx/Inte… · 通道结构 · PCS与PMA层功能划分
FPGA高速收发器架构
05
高速接口标准概述
PCIe · Ethernet（10G/25G/1… · SATA
高速接口标准概述PCIe
06
开发环境与工具链
Vivado/Quartus中高速收… · 生成与例化流程
开发环境工具链
07
时钟与复位设计
高速接口的时钟架构 · 参考时钟要求 · 时钟抖动对SerDes性能的影响
时钟复位设计
08
收发器初始化与复位序列
GT/Transceiver的初始化… · 复位状态机 · TX/RX使能时序
收发器初始化复位序列
09
物理层调试基础
使用IBERT（集成误码率测试）进行… · 眼图扫描 · 误码率测量
物理层调试基础IBERT
10
协议层调试方法
使用逻辑分析仪 · 协议分析仪 · FPGA内部调试核（ILA/VIO）…
协议层调试方法使用逻辑分析仪
11
PCB设计要点
高速PCB布局布线规则 · 差分对布线 · 过孔优化
PCB设计要点
12
电源设计
高速收发器对电源的敏感度 · 电源噪声抑制 · 电源时序要求
电源设计高速收发器对电源…
13
信号完整性仿真
使用HyperLynx/ADS等工具… · S参数分析 · 眼图预测
信号完整性仿真HyperLynx/AD…
14
PCIe接口实战
基于FPGA实现PCIe端点（EP）… · 配置DMA · 中断
PCIe接口实战
15
Ethernet接口实战
实现10G/25G以太网MAC与PH… · 使用Aurora或自定义协议进行数据…
Ethernet接口实战
16
JESD204B接口实战
高速ADC/DAC与FPGA的JES… · 多通道同步 · 确定性延迟实现
JESD204B接口实战
17
SATA/SAS接口实战
实现SATA主机或设备端控制器 · 完成链路训练与数据传输
SATA/SAS接口实战
18
Aurora协议实战
使用Xilinx Aurora IP… · 配置流控制 · 帧格式
Aurora协议实战
19
多通道同步与对齐
多通道SerDes的通道绑定（Cha… · 时钟修正（Clock Correct… · 确定性延迟设计
多通道同步对齐
20
动态重配置与自适应均衡
收发器动态调整速率 · 均衡参数 · 实现链路自适应优化
动态重配置自适应均衡
21
高速接口的误码率测试与优化
误码率（BER）测试方法 · 抖动容限测试 · 如何通过调整参数降低误码率
高速接口的误码率…优化
22
常见问题与故障排查
链路无法建立 · 误码率高 · 眼图闭合
常见问题故障排查
23
高速接口的功耗优化
降低SerDes功耗的策略 · 电源管理 · 动态关断与唤醒
高速接口的功耗优…SerDes
24
多协议支持与可重构
利用FPGA可重构特性实现同一硬件支…
多协议支持可重构
25
高速背板与连接器设计
背板拓扑 · 连接器选型 · 过孔残桩影响
高速背板连接器设计
26
案例实战
基于Xilinx KCU105实现1… · 完成数据回环测试
案例实战Xilinx
27
案例实战
基于Intel Arria 10实现… · 与上位机进行大数据传输
案例实战Intel
28
案例实战
多FPGA间高速互联 · 使用Aurora 64b/66b实现… · 并验证同步性
案例实战FPGA
29
综合项目
设计一个高速数据采集系统 · 包含JESD204B ADC接口 · DDR缓存
综合项目设计一个高速数据…
30
课程总结与进阶路径
回顾核心知识点 · 梳理高速接口设计方法论 · 推荐进阶学习资源与工程实践建议
课程总结进阶路径