首页
›
芯片硬件与光电工程
›
038-高速SerDes与PAM4链路工程
›
《SerDes接收端抖动容限与压力测试》
VIP7
本课程属于:038-高速SerDes与PAM4链路工程
芯片硬件与光电工程 · 共 7 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
Rx抖动容限测试实操指南
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
抖动基础
抖动定义 · 抖动对高速数字系统的影响 · 抖动容限概念
抖动基础
抖动定义
02
抖动类型
随机抖动(RJ) · 确定性抖动(DJ) · 数据相关抖动(DDJ)
抖动类型
RJ
03
抖动时域分析
眼图与抖动测量概述 · 眼图参数(眼高 · 眼宽
抖动时域分析
眼图
04
抖动频域分析
相位噪声与抖动的关系 · 频谱分析仪的基本原理
抖动频域分析
相位噪声
05
抖动容限测试目的
为什么需要测试抖动容限 · 测试标准与规范(PCIe Gen3/… · USB3.x
抖动容限测试目的
为什么需要测试抖…
06
测试设备概述
BERT(误码率测试仪) · 高速示波器 · 时钟源
测试设备概述
BERT
07
BERT工作原理
PRBS码型生成 · 误码检测 · 同步与捕获
BERT
工作原理
08
示波器选型
带宽 · 采样率 · 存储深度
示波器选型
带宽
09
测试环境搭建
信号路径 · 阻抗匹配 · 去嵌与校准
测试环境搭建
信号路径
10
抖动注入方法
正弦抖动注入 · 随机抖动注入 · 确定性抖动注入(占空比失真
抖动注入方法
正弦抖动注入
11
正弦抖动容限测试
设置正弦抖动频率与幅度 · 扫描频率 · 测量误码率门限
正弦抖动容限测试
设置正弦抖动频率
12
随机抖动容限测试
高斯随机抖动注入 · RMS抖动与峰值抖动关系 · BER浴盆曲线
随机抖动容限测试
高斯随机抖动注入
13
确定性抖动容限测试
DDJ(码间干扰) · PWDJ(脉冲宽度失真) · DCD(占空比失真)注入方法
确定性抖动容限测…
DDJ
14
BER浴盆曲线理论
什么是浴盆曲线 · 左右浴盆与抖动分配 · 如何确定抖动容限
BER
浴盆曲线理论
15
抖动容限测试标准解读
以PCIe为例 · 参考时钟抖动容限 · 数据抖动容限
抖动容限测试标准…
PCIe
16
测试步骤详解
初始化设备 · 配置码型 · 设定抖动参数
测试步骤详解
初始化设备
17
自动化测试脚本
Python控制BERT和示波器(P… · SCPI命令示例)
自动化测试脚本
Python
18
数据分析与处理
抖动分离算法(双狄拉克法 · Tail拟合) · 统计分析方法
数据分析
处理
19
常见问题与故障排查
误码率异常 · 抖动注入不准确 · 信号质量退化
常见问题
故障排查
20
抖动容限测试案例
模拟PCIe Gen4接收端抖动容限…
抖动容限测试案例
PCIe
21
测试报告撰写
报告结构 · 关键数据呈现(表格与图表) · 结论与建议
测试报告撰写
报告结构
22
不同接口测试对比
PCIe vs USB vs SAT…
不同接口测试对比
PCIe
23
高速串行总线的抖动预算
发射端抖动 · 信道损耗 · 接收端抖动容限关联
高速串行总线的抖…
发射端抖动
24
抖动容限与信号完整性的关系
ISI · 串扰 · 反射对抖动容限的影响
抖动容限
信号完整性的关系
25
先进抖动分析技术
时间间隔误差(TIE)分析 · 抖动分解工具(Jitter Sepa…
先进抖动分析技术
TIE
26
测试系统校准
时间基准校准 · 幅度校准 · 去嵌方法(SOLT/TRL)
测试系统校准
时间基准校准
27
多通道同步测试
多路信号同时测量 · 交叉抖动分析
多通道同步测试
多路信号同时测量
28
抖动容限测试的重复性与复现性
影响因数与控制方法
抖动容限测试的重…
复现性
29
未来趋势
PAM4信号下的抖动容限测试 · 112Gbps及以上高速接口挑战
未来趋势
PAM4
30
总结与进阶学习
关键知识回顾 · 推荐工具与文献 · 实战建议
进阶学习
关键知识回顾
所属VIP或分类
同VIP:112G224G-SerDes链路工程
同VIP:112G_224G-SerDes链路工程
同VIP:SerDes-BER目标分解与系统抖动预算设计