首页
›
芯片硬件与光电工程
›
038-高速SerDes与PAM4链路工程
›
《SerDes BER目标分解与系统抖动预算设计》
VIP7
本课程属于:038-高速SerDes与PAM4链路工程
芯片硬件与光电工程 · 共 7 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
BER计算与抖动预算分配实战案例
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程简介
BER与抖动预算在高速设计中的重要性
课程简介
BER
02
信号完整性与抖动基础概念
信号完整性与抖动基础概念 · 核心概念 · 实践要点
信号完整性
抖动基础概念
03
抖动的分类
随机抖动(RJ)与确定性抖动(DJ)
抖动的分类
RJ
04
抖动分量的分离方法与原理
抖动分量的分离方法与原理 · 核心概念 · 实践要点
抖动分量的分离方…
原理
05
误码率(BER)的基本定义与数学表达
误码率(BER)的基本定义与数学表达 · 核心概念 · 实践要点
BER
误码率
06
BER与信噪比(SNR)的定量关系
BER与信噪比(SNR)的定量关系 · 核心概念 · 实践要点
BER
SNR
07
眼图分析基础
形成原理与关键特征
眼图分析基础
形成原理
08
眼图参数详解
眼高 · 眼宽 · 抖动
眼图参数详解
眼高
09
抖动预算分配的基本原理与目标
抖动预算分配的基本原理与目标 · 核心概念 · 实践要点
抖动预算分配的基…
目标
10
系统级抖动预算模型的建立方法
系统级抖动预算模型的建立方法 · 核心概念 · 实践要点
系统级抖动预算模…
重点
11
发射机抖动预算
TX阶段的抖动量计算
发射机抖动预算
TX
12
信道抖动预算
PCB走线 · 连接器与介质损耗的影响
信道抖动预算
PCB
13
接收机抖动预算
RX均衡器与时钟恢复的贡献
接收机抖动预算
RX
14
时钟抖动对系统BER的影响分析
时钟抖动对系统BER的影响分析 · 核心概念 · 实践要点
BER
时钟抖动对系统
15
数据相关抖动(DDJ)的产生机制与建模
数据相关抖动(DDJ)的产生机制与建模 · 核心概念 · 实践要点
DDJ
数据相关抖动
16
串扰引起的抖动
串扰幅度与时序的关系
串扰引起的抖动
串扰幅度
17
BER与抖动之间的关系
浴盆曲线(Bathtub Curve…
BER
抖动之间的关系
18
浴盆曲线绘制方法
仿真步骤与解析式
浴盆曲线绘制方法
仿真步骤
19
使用Python进行抖动仿真
随机抖动(RJ)的建模与统计
Python
使用
20
Python仿真
确定性抖动(DJ)的建模(周期抖动 · 数据相关抖动等)
Python
仿真
21
Python仿真
综合抖动与BER扫描(蒙特卡洛方法)
Python
仿真
22
实战案例一
SERDES链路抖动预算分配与验证
实战案例一
SERDES
23
实战案例二
DDR内存接口的抖动预算分配
实战案例二
DDR
24
实战案例三
PCIe Gen4/5高速总线抖动预…
实战案例三
PCIe
25
抖动预算分配工具
从Excel到Python脚本的流程
抖动预算分配工具
Excel
26
BER测量方法
一致性测试与极限测试
BER
测量方法
27
抖动容限测试
标准要求与实测操作
抖动容限测试
标准要求
28
常见抖动问题调试
从误码定位到根因分析
常见抖动问题调试
从误码定位到根因…
29
减少抖动的设计措施
预加重 · 均衡 · 低抖时钟等
减少抖动的设计措…
预加重
30
课程总结
从理论到实践的关键点与设计检查清单
课程总结
从理论到实践的关…
所属VIP或分类
同VIP:112G224G-SerDes链路工程
同VIP:112G_224G-SerDes链路工程
同VIP:SerDes参考时钟相噪指标与器件选型验证