1. 课程导入
欢迎进入《RISC-V处理器子系统从RTL到Linux启动项目》。这门课不是单纯讲指令集，也不是只讲操作系统移植，而是把一颗 RISC-V 处理器子系统从可综合的 RTL 代码，一路推进到能跑起 Linux 用户态 shell 的完整链路拆开、讲透、做出来。学完之后，你应当能够独立回答三个问题：处理器子系统由哪些关键模块组成？它们之间如何通过总线与中断协同？Linux 内核在启动的每一秒里，究竟依赖硬件提供了什么？
一、整体学习目标：打通软硬件边界
本课程的核心目标，是建立一条“硬件可运行、软件可启动”的完整认知链。具体拆解为四个层次：
- RTL 层：理解取指、译码、执行、访存、写回的基本流水，以及 CSR、异常、中断、MMU 等系统级机制如何在硬件中实现。
- 子系统层：掌握总线互联、存储层次、时钟复位、中断控制器、定时器、UART 等外设如何组成一个可启动的 SoC 子系统。
- 固件与引导层：理解 BootROM、SPL、OpenSBI 的分工，以及设备树如何把硬件信息传递给内核。
- Linux 启动层：跟踪内核从入口、内存初始化、中断接管、驱动探测到挂载根文件系统、启动 init 的完整路径。
二、核心概念：先建立正确的系统观
在动手之前，需要先厘清几个贯穿全课的核心概念，它们会在后续每一章反复出现。
| 概念 | 含义 | 在启动链路中的作用 |
|---|---|---|
| Hart | RISC-V 硬件线程，可理解为可独立取指执行的核 | 内核启动时枚举 hart，决定主核与从核分工 |
| CSR | 控制与状态寄存器，如 mstatus、mtvec、satp | 异常入口、中断使能、地址翻译的硬件开关 |
| PLIC / CLINT | 平台级中断控制器与核心本地中断器 | 外设中断路由、定时器与软件中断来源 |
| 设备树 DTB | 描述硬件拓扑与资源的结构化数据 | 内核据此匹配驱动、分配地址与中断号 |
| OpenSBI | 运行在 M 模式的固件，提供 SBI 接口 | 把 M 模式能力封装给 S 模式内核调用 |
这些概念不是孤立名词，而是一条因果链：CSR 决定异常如何进入，PLIC/CLINT 决定中断如何送达，设备树决定内核如何认识硬件，OpenSBI 决定内核如何安全地使用底层能力。
三、项目全流程框架：从代码到 shell
整个项目可以划分为六个阶段，每个阶段都有明确的输入、输出与验收标准。下图展示了从 RTL 到 Linux 启动的主干流程与关键交付物。
六个阶段并非严格串行，实际项目中仿真与上板会反复迭代。但作为学习路径，建议按“先仿真跑通、再上板验证、最后启动 Linux”的顺序推进，避免在硬件不稳定时被软件问题干扰。
四、开发环境搭建：工具链与目录约定
工欲善其事，必先利其器。本课程使用的环境分为 RTL 侧与软件侧两部分。RTL 侧需要仿真器与综合工具，软件侧需要 RISC-V 交叉编译工具链与 QEMU 作为快速验证平台。
# 1. 安装 RISC-V 交叉编译工具链（以 Ubuntu 为例）
sudo apt install gcc-riscv64-linux-gnu binutils-riscv64-linux-gnu
# 2. 验证工具链
riscv64-linux-gnu-gcc --version
# 3. 安装 QEMU 与设备树编译器
sudo apt install qemu-system-misc device-tree-compiler
# 4. 建议的工程目录结构
riscv-project/
├── rtl/ # 处理器与子系统 RTL
├── sim/ # 仿真脚本与测试用例
├── fpga/ # 约束、比特流与上板脚本
├── firmware/ # BootROM、OpenSBI
├── linux/ # 内核源码与配置
└── rootfs/ # 根文件系统构建
五、常见误区与复盘建议
初学者最容易陷入三个误区。第一，只关注 RTL 功能，忽略地址映射与中断连接，导致仿真通过但内核找不到外设。第二，跳过固件直接启动内核，结果在 M 模式与 S 模式切换处反复卡死。第三，把设备树当成“配置文件”随意修改，而不理解其与硬件寄存器的对应关系，最终驱动探测失败却无从定位。
本课程后续每一章都会围绕这条主干链路展开：先讲清硬件机制，再给出可运行的代码与命令，最后用真实日志验证结果。请准备好你的开发环境，我们即将从处理器子系统的 RTL 结构开始，一步步走向 Linux 的登录提示符。