2. SiP基础知识

系统级封装（System-in-Package，SiP）是把处理器、存储器、射频、电源管理、无源器件甚至天线等多个功能裸片或器件，通过引线键合、倒装焊、微凸点等方式集成在同一封装基板或中介层上，形成一个可独立完成系统功能的封装体。它与SoC的根本区别在于：SoC追求在单一硅片上实现全部功能，而SiP允许不同工艺节点、不同材料、不同功能的芯片共存于一个封装内，用"封装内的系统集成"换取更短的开发周期和更高的异构集成灵活性。

2.1 SiP的分类维度

SiP的分类可以从集成形态、互连方式和基板结构三个维度理解。按集成形态可分为2D、2.5D和3D；按互连方式可分为引线键合、倒装焊和混合键合；按基板结构可分为有机基板、陶瓷基板、硅中介层和玻璃中介层。实际产品往往是多个维度的组合，例如"2.5D硅中介层+微凸点+倒装焊"是高性能计算SiP的典型形态。

2.2 2.5D/3D封装与关键结构

2.5D封装的核心是中介层（Interposer）。中介层位于芯片与封装基板之间，提供高密度布线、TSV垂直通道和微凸点连接。芯片通过微凸点（Micro-bump）倒装焊在中介层上表面，中介层再通过TSV和C4凸点连接到下方基板。3D封装则进一步把芯片垂直堆叠，层间通过TSV或混合键合直接互连，缩短信号路径并提升带宽。

TSV（Through-Silicon Via）是穿透硅片的垂直导电通道，典型直径5～10μm、深宽比10:1左右，常用铜填充。微凸点直径通常为20～50μm，间距40～150μm，是芯片与中介层之间的关键互连节点。Chiplet则把大芯片拆分为多个可独立制造、可复用的小裸片，通过Die-to-Die接口（如UCIe）在中介层上互连，兼顾良率与成本。

2.3 Chiplet与Die-to-Die互连

Chiplet的本质是"硅片级模块化"。传统大芯片面积越大，良率越低、成本越高；Chiplet把功能拆成多个小裸片，分别用最适合的工艺制造，再通过先进封装拼装。Die-to-Die接口决定了Chiplet方案的成败，常见标准包括UCIe、BoW和AIB。以UCIe为例，其先进封装模式下的凸点间距可做到25～55μm，单通道速率可达16～32Gbps。

2.4 典型场景：GPU+HBM的2.5D集成

以高性能GPU为例，GPU裸片与多颗HBM通过微凸点倒装焊在硅中介层上，中介层内布设数千条高密度走线连接GPU与HBM，再经TSV和C4凸点下探到有机基板。这种结构把原本需要PCB走线完成的超宽总线压缩到中介层内，带宽可达数TB/s。但代价是：GPU与HBM在中介层上紧密相邻，热流密度极高，热耦合成为布局协同的核心约束。

2.5 常见误区与复盘

• 误区一：把2.5D等同于3D。2.5D是芯片并排在中介层上，垂直方向只有TSV过孔；3D是芯片真正堆叠，层间直接互连。两者热路径和散热策略完全不同。
• 误区二：认为Chiplet只是"拆芯片"。Chiplet需要配套的Die-to-Die PHY、协议层、测试和已知良好裸片（KGD）策略，否则拆得越细，封装良率和测试成本反而越高。
• 误区三：忽视微凸点与TSV的热-力耦合。微凸点既是电通道也是热通道，TSV周围存在应力集中，布局时若把高功耗裸片紧贴TSV阵列，会加剧热机械疲劳。