1. 课程导入
系统级封装（System-in-Package, SiP）把处理器、存储器、射频、电源管理、传感器等多种裸片或封装体集成在同一封装基板上，以更短的互连、更高的带宽和更小的体积满足移动终端、可穿戴、汽车电子与高性能计算的需求。随着Chiplet、2.5D/3D堆叠与异构集成快速普及，单封装内的功耗密度显著上升，芯片之间的热耦合成为影响性能、可靠性与良率的关键因素。本课程围绕“热耦合”和“布局协同优化”两条主线，建立从热场建模、耦合量化到布局决策的完整方法体系。
1.1 SiP技术演进与多芯片集成趋势
SiP的演进可以概括为从“封装内多芯片并排”到“垂直堆叠”，再到“异构Chiplet与中介层集成”的过程。早期SiP以引线键合的多芯片模块为主，互连密度有限；随后倒装焊、硅通孔（TSV）与再布线层（RDL）使互连长度缩短到百微米量级；如今2.5D中介层与3D堆叠把带宽推到Tb/s级，同时把热流路径压缩到极薄的多层结构中。集成度越高，单位体积功耗越大，热耦合路径越复杂，热问题从“单芯片结温”演变为“多热源相互加热”的耦合问题。
1.2 热耦合的物理本质与量化指标
热耦合指一个热源芯片的功耗通过封装基板、中介层、焊球、塑封料等路径传导到相邻芯片，使其温度升高。其数学描述可用热阻矩阵表达：
T_i = T_amb + Σ_j (R_th,ij · P_j)
其中：
T_i 第 i 颗芯片的结温
T_amb 环境温度
R_th,ij 第 j 个热源到第 i 颗芯片的耦合热阻
P_j 第 j 颗芯片的功耗当 i = j 时，R_th,ii 为自热阻；当 i ≠ j 时，R_th,ij 为耦合热阻。耦合热阻越大，说明两芯片之间的热隔离越好；越小则热耦合越强。工程上常用“温度影响系数”衡量：在芯片 j 上加单位功耗，芯片 i 的温升即为该系数。布局优化的核心，就是通过调整芯片相对位置、间距、热过孔与散热结构，改变热阻矩阵中的非对角项。
关键认识：热耦合不是单点问题，而是矩阵问题。只优化单颗芯片的散热，往往无法解决多芯片互加热导致的整体温升。
1.3 布局协同优化的方法流程
布局协同优化把“热”与“布局”放在同一个决策回路中，而不是先布局后散热。典型流程如下：
- 功耗画像：提取各芯片的功耗曲线、峰值功耗与占空比，形成热源清单。
- 热模型构建：建立封装级热阻网络或有限元模型，标定材料导热率与界面热阻。
- 耦合量化：计算热阻矩阵，识别强耦合芯片对与关键热路径。
- 布局寻优：以峰值结温、温度梯度、面积与互连长度为目标，搜索芯片位置与间距。
- 迭代验证：用热仿真与实测数据回归修正模型，形成闭环。
| 优化维度 | 可调参数 | 对热耦合的影响 | 典型约束 |
|---|---|---|---|
| 平面布局 | 芯片间距、相对方位 | 增大间距可降低耦合热阻 | 封装面积、互连长度 |
| 垂直结构 | 堆叠顺序、中介层厚度 | 改变热流主路径与热阻 | 工艺厚度、TSV密度 |
| 散热增强 | 热过孔、铜柱、均热层 | 降低自热阻与耦合热阻 | 布线资源、成本 |
| 功耗调度 | 任务分配、频率调节 | 削峰填谷，降低局部热流 | 性能指标、实时性 |
1.4 案例场景：手机SoC与DRAM的堆叠热耦合
以典型PoP（Package-on-Package）结构为例，上层为DRAM，下层为SoC。当SoC满载运行时，其功耗通过焊球与基板向上传导，使DRAM温度升高。若DRAM温度超过其保持窗口，数据保持时间缩短，误码率上升。此时若仅增加SoC散热片，可能对DRAM帮助有限，因为热流路径被封装内部结构限制。更有效的做法是：调整SoC与DRAM之间的热界面材料、优化焊球阵列分布、在基板中布置热过孔，并在任务调度上避免SoC与DRAM同时进入峰值功耗。这个案例说明，热耦合问题必须与布局、材料、调度协同解决。
场景延伸：在2.5D GPU+HBM系统中，HBM对温度敏感，GPU是主要热源。布局时通常将HBM对称放置在GPU两侧，并利用中介层中的热过孔把热量导向封装底部，以降低HBM的耦合温升。
1.5 常见误区与复盘
- 误区一：只关注单芯片结温。多芯片系统中，相邻芯片的温升可能比自热更显著，必须看整体温度场。
- 误区二：先布局后散热。布局定型后再加散热结构，往往受限于空间与布线，优化余量很小。
- 误区三：忽略界面热阻。TIM、焊料、底部填充的界面热阻常是热流瓶颈，模型中标定不准会导致仿真失真。
- 误区四：把热耦合当成静态问题。实际功耗随任务动态变化，需考虑时间维度上的热积累与峰值叠加。
复盘要点：热耦合与布局协同优化的本质，是在性能、面积、成本与可靠性之间寻找多目标平衡。任何单一手段都无法独立解决多芯片热问题。
1.6 课程目标与整体框架
本课程共30章，围绕“建模—量化—优化—验证”的主线展开。你将掌握：热阻矩阵的构建与标定方法；多芯片热耦合的仿真与实测手段；布局参数与热性能的映射关系；以及面向Chiplet、2.5D/3D封装的协同优化流程。课程后续将依次深入热场建模、耦合路径分析、布局算法、材料与结构选择、测试验证与工程案例，帮助你把热耦合从“事后补救”变成“设计前置”的核心能力。
学习本课程后，你应能够独立完成一个多芯片SiP的热耦合评估，提出可执行的布局优化方案，并用数据说明优化前后的温度与可靠性差异。