4. TSV互连基础

在HBM堆叠封装中，DRAM裸片之间需要成百上千条垂直互连，才能把各层的数据、地址、时钟与电源连成一颗逻辑上的“大芯片”。TSV（Through-Silicon Via，硅通孔）正是承担这一角色的核心结构：它在硅衬底中形成垂直导电通道，把芯片正面与背面直接连通，从而替代传统引线键合的长距离绕线。理解TSV的定义、类型、材料与电热特性，是掌握HBM堆叠良率、带宽与散热设计的基础。

一、TSV的定义与结构位置

TSV可以定义为：贯穿硅衬底（或部分贯穿）的金属化通孔，用于在垂直方向传输电信号或电源。一个典型TSV由四部分组成：中心导电填充材料、阻挡层/粘附层（如Ti/TiN、Ta/TaN）、种子层以及外侧绝缘层（如SiO₂）。在HBM中，TSV通常位于DRAM裸片的中央区域或边缘阵列区，与微凸点（micro-bump）配合，实现“芯片—TSV—微凸点—下一层芯片”的垂直链路。

从制造顺序看，TSV可分为via-first、via-middle、via-last三类。HBM量产中常见的是via-middle：在CMOS前道完成之后、后道金属化之前形成TSV，兼顾密度与工艺兼容性。TSV的直径通常在5～10 μm，深宽比（AR）约5:1～10:1，HBM中单颗裸片TSV数量可达数千根。

二、TSV的类型：通孔与盲孔

按是否贯穿整个硅片，TSV可分为通孔（through via）与盲孔（blind via）。通孔从正面一直刻蚀到背面，最终露出背面焊盘；盲孔只刻蚀到一定深度，后续通过减薄（thinning）工艺把背面磨到露出TSV底部，使其“变成”通孔。HBM中大量采用盲孔+背面减薄的路线，因为这样可以先完成正面CMOS与金属化，再统一处理背面露头。

• 通孔：贯穿整个衬底，电学路径最短，但工艺上需要双面加工，对对准与保护要求高。
• 盲孔：先刻蚀到目标深度，再填充、减薄露头；HBM主流路线，利于与CMOS工艺集成。
• 按填充状态：还可分完全填充与部分填充（ annular via ），后者用于降低铜的热膨胀应力。

三、TSV材料：铜与钨的取舍

TSV导电材料以铜（Cu）和钨（W）为主。铜电阻率低（约1.7 μΩ·cm），适合高速信号与电源传输，是HBM中高密度TSV的首选；但铜的热膨胀系数（CTE约17 ppm/℃）远大于硅（约2.6 ppm/℃），容易在温度循环中产生“铜挤出”（Cu pumping），顶破上层介质或微凸点。钨的电阻率较高（约5.6 μΩ·cm），但CTE更接近硅、填充应力小、与阻挡层兼容性好，常用于小直径、高可靠或对热应力敏感的TSV。

四、电学与热学特性

电学上，TSV的等效模型可看作电阻R、电感L与对地电容C的组合。R由填充材料电阻率与深宽比决定；C主要来自绝缘层与周围硅衬底形成的MOS结构；L在高频下不可忽略。HBM的TSV通常成对或成组出现，相邻TSV之间还存在耦合电容，设计时需通过接地屏蔽TSV或增大间距来控制串扰。

TSV等效参数示例（单根，直径8 μm，深度80 μm，Cu填充）：
R ≈ 25 mΩ
L ≈ 30 pH
C_ox ≈ 80 fF
相邻TSV耦合电容 ≈ 15 fF
目标插入损耗（10 GHz）< 0.5 dB

热学上，TSV既是热通路也是热应力源。铜的高导热性（约400 W/m·K）有助于把堆叠内部热量向下传导到基板，但铜与硅的CTE失配会在升温时产生径向压应力与轴向剪应力，导致界面分层、阻挡层破裂或载流子迁移率变化。工程上常采用退火、阻挡层优化、annular结构以及合理布局来缓解。

五、案例与复盘：某HBM项目TSV电阻偏高

某HBM项目在电测试中发现部分TSV链路的电阻比设计值高约30%，导致电源压降超标。复盘发现：盲孔底部刻蚀存在微沟槽，电镀时底部未完全填满，形成空洞；同时阻挡层在底部覆盖偏薄，退火后铜与硅界面出现局部硅化物，进一步抬高电阻。改进措施包括优化刻蚀配方降低底部粗糙度、调整电镀添加剂浓度、增加底部阻挡层厚度，并在减薄后增加红外与X-ray检测。最终电阻恢复到设计窗口内，堆叠良率提升约8%。