4. 数字控制基础与采样定理

在模拟控制中，误差放大器、比较器和补偿网络都是连续时间系统，信号在任意时刻都有定义。而数字电源控制器（如基于DSP、MCU或FPGA的实现）必须先把连续的电压、电流信号变成离散序列，经过运算后再以PWM形式输出。这个“连续—离散—连续”的转换过程，正是数字控制区别于模拟控制的核心，也是延迟、量化误差和混叠问题的根源。理解采样定理与z变换，不是为了推导公式，而是为了判断：我的采样频率够不够、相位裕度还剩多少、输出纹波会不会被误判成振荡。

离散时间信号与采样保持

设输出电压 v_o(t) 被ADC以周期 T_s 采样，得到序列 v[n]=v_o(nT_s)。采样频率 f_s=1/T_s。采样保持（S/H）电路在采样瞬间捕获值，并在转换期间保持，等效于一个零阶保持器（ZOH）。ZOH的传递函数为

G_ZOH(s) = (1 - e^(-sT_s)) / s

它的幅频特性呈 sinc 形状，在 f_s 处衰减到零，并引入约 T_s/2 的平均延迟。对Buck变换器而言，若开关频率 f_sw=200 kHz，采样频率通常取与开关同步的 f_s=200 kHz（单次采样）或 100 kHz（每周期一次）。此时ZOH在环路穿越频率 f_c=20 kHz 处引入的相位滞后约为

φ_ZOH ≈ -180° × f_c / f_s = -180° × 20k / 200k = -18°

这18°的相位损失必须从补偿器的相位裕度中扣除。若原本设计裕度为45°，实际可能只剩27°，动态响应会明显变差。

z变换与离散域建模

z变换把离散序列映射到复平面，定义 X(z)=Σx[n]z^-n。连续域中的 s 与离散域中的 z 通过 z=e^sT_s 对应。左半s平面映射到单位圆内，虚轴映射到单位圆上。数字补偿器通常写成

G_c(z) = (b0 + b1 z^-1 + b2 z^-2) / (1 + a1 z^-1 + a2 z^-2)

这就是IIR滤波器形式，在代码中实现为差分方程：

y[n] = b0*e[n] + b1*e[n-1] + b2*e[n-2] - a1*y[n-1] - a2*y[n-2]

其中 e[n] 是ADC采样的误差，y[n] 是占空比修正量。设计时常用双线性变换（Tustin）把连续域补偿器离散化，但要注意频率预畸变：双线性变换会把 f_s/2 附近的频率压缩，若穿越频率接近 f_s/10，误差尚可接受；若接近 f_s/4，则必须预畸变校正。

混叠与抗混叠滤波

采样定理要求被采样信号的最高频率小于 f_s/2（奈奎斯特频率）。若输入中含有高于 f_s/2 的分量，它们会折叠到低频，形成混叠。对Buck电源，最危险的混叠源是开关纹波本身：若采样频率等于开关频率，纹波在采样点上的相位固定，可能被当作直流或低频扰动；若采样频率与开关频率不同步，纹波会以差频形式出现在控制环路中，表现为低频振荡。

抗混叠滤波通常在ADC前加RC低通，截止频率取 f_s/2 的1/3～1/5。例如 f_s=200 kHz，奈奎斯特频率100 kHz，RC截止取20～30 kHz。但截止频率不能低于环路带宽，否则会引入额外相位滞后。工程上常用“采样与开关同步”来规避纹波混叠：让ADC在PWM周期的固定时刻触发，使纹波在采样点上的值可预测，再通过数字滤波或平均消除。

量化误差的实际影响

12位ADC、参考电压3.3 V时，LSB=3.3/4096≈0.8 mV。若输出电压为1.2 V，量化噪声约为LSB/√12≈0.23 mV。这个噪声会直接进入误差信号，在占空比上产生抖动。对开关频率200 kHz、输出电容100 μF的Buck，占空比抖动经功率级低通滤波后，在输出端产生的纹波增量通常远小于开关纹波本身，因此量化误差对稳态精度影响有限。但在轻载或高增益补偿器下，量化噪声可能被放大，表现为低频极限环振荡。此时可增加数字平均（如每周期采样4次取平均）或提高ADC位数。

延迟对环路稳定性的量化影响

数字控制的总延迟 T_d 包括采样、计算和PWM更新等待。若 T_d=1.5T_s，在穿越频率 f_c 处产生的相位滞后为

φ_d = -360° × f_c × T_d = -360° × 20k × 7.5μs ≈ -54°

加上ZOH的-18°，总滞后约-72°。若补偿器本身在 f_c 处提供-90°相位（单极点），则总相位为-162°，相位裕度仅18°，系统接近临界稳定。因此数字电源设计时，通常把 f_c 限制在 f_s/10 以内，并尽量缩短计算延迟。例如采用高主频MCU、把补偿器简化为二阶、或在PWM周期中点更新占空比，都能有效减少 T_d。

抗混叠与同步采样的配合

实际工程中，抗混叠滤波器和同步采样需要配合使用。RC滤波把高频噪声和纹波幅度压低，同步采样则保证纹波在采样点上的相位固定。以峰值电流模式Buck为例，电感电流在开关管导通期间上升，若在PWM周期中点采样，得到的电流接近平均值，纹波影响最小。若采样时刻漂移，电流环会引入额外扰动。因此，数字控制器中常用“采样—计算—更新”流水线：第n周期采样，第n+1周期更新，虽然增加一个周期延迟，但换来了确定的时序和可预测的纹波抑制。

总结来说，数字控制不是简单地把模拟电路换成代码。采样定理决定了你能看到多快的动态，z变换决定了你怎么设计补偿器，ZOH和计算延迟决定了你还剩多少相位裕度，量化误差和混叠决定了你的稳态精度和抗扰能力。把这四件事量化清楚，数字电源的环路设计才有据可依。