3. 高速串行链路信道特性与建模

在 25G/56G/112G PAM4 SerDes 系统中，链路能否在目标误码率下闭合，往往不取决于芯片本身，而取决于从发送端 BGA 焊球到接收端 BGA 焊球之间那段"看不见的信道"。信道由 PCB 走线、过孔、连接器、背板、电缆以及 AC 耦合电容串联而成，每一段都会引入频率相关的损耗、反射和耦合。理解这些物理结构如何转化为 S 参数，是后续均衡设计、通道仿真和一致性测试的基础。

一、信道由哪些物理段构成

一条典型的背板链路可以拆成若干可独立建模的段落：芯片封装与焊球、PCB 表层或内层走线、过孔换层结构、连接器（如背板正交连接器或高速夹层连接器）、背板长走线、线缆组件（如 DAC 铜缆或 Twinax），以及串联在链路中的 AC 耦合电容。每一段都有自己的特征阻抗、传播常数和几何不连续性。整条链路的 S 参数并不是简单相加，而是各段 S 参数按级联规则（ABCD 矩阵或 T 矩阵相乘）组合后再转换回 S 参数。

因此建模的第一步是"分段"，第二步是"给每段赋参数"，第三步才是级联。分段的意义在于：当链路眼图恶化时，可以快速定位是连接器阻抗突变造成的反射，还是背板长走线的介质损耗造成的低频衰减。

二、插入损耗：信道最主要的敌人

插入损耗（Insertion Loss, IL）定义为 S21 的幅度，单位 dB，描述信号经过信道后的衰减。它由两部分组成：导体损耗（趋肤效应导致，随频率按 √f 增长）和介质损耗（随频率近似线性增长，由板材的损耗因子 Df 决定）。在 Nyquist 频率处，工程上常用一个经验公式估算：

IL(dB) ≈ k1 · √f + k2 · f + k3 · f²
其中 f 为频率(GHz)，k1 反映导体损耗，k2 反映介质损耗，k3 反映过孔与连接器的高频谐振

以一段 20 inch 的背板走线为例，若板材为中等损耗材料，在 14 GHz（28 GBaud PAM4 的 Nyquist 频率）处插入损耗可能落在 20~30 dB 区间。这个数值直接决定了接收端需要多大的 CTLE 和 DFE 才能补偿。作为教学示例，假设某链路在 14 GHz 处测得 IL = 24 dB，则接收端至少需要约 24 dB 的高频增益补偿，同时还要考虑补偿带来的噪声放大。

插入损耗的斜率（IL 随频率下降的陡峭程度）比绝对值更关键。斜率越大，意味着高频分量被过度衰减，眼图的上升/下降沿变缓，码间干扰（ISI）加剧。工程上常用"每 GHz 多少 dB"或"每 inch 多少 dB"来横向比较不同板材和走线设计。

三、回波损耗：反射从哪里来

回波损耗（Return Loss, RL）定义为 S11 的幅度，单位 dB，描述有多少能量被反射回源端。理想情况下整条链路阻抗恒为 50 Ω（单端）或 100 Ω（差分），但现实中过孔残桩、连接器引脚、AC 电容焊盘、走线宽度变化都会造成局部阻抗偏离，形成反射点。

回波损耗差（数值小，如 -8 dB）意味着反射能量大，会在眼图上表现为过冲、振铃和抖动。更隐蔽的问题是多次反射：信号在源端和远端之间来回弹跳，形成延迟的"回声"，在 PAM4 中会直接压缩眼高。因此 RL 通常要求在整个关注频段内优于 -10 dB，高速链路往往要求 -15 dB 甚至更好。

值得注意的是，插入损耗和回波损耗并非独立。一段阻抗严重失配的走线，其 S21 也会因为反射而出现纹波（ripple），这种纹波在频域表现为周期性凹陷，在时域表现为特定码型的严重失真。

四、串扰：相邻信道的干扰

串扰（Crosstalk）分为近端串扰（NEXT）和远端串扰（FEXT）。在差分链路中，更关注的是差分串扰，即相邻差分对之间的耦合。串扰的来源包括：走线之间的边缘电场耦合（容性）和磁场耦合（感性）、连接器引脚之间的寄生电容、过孔反焊盘之间的耦合。

串扰的强度与走线间距、并行长度、参考平面完整性密切相关。工程上常用"3W 规则"（线间距不小于 3 倍线宽）作为经验起点，但在 112G 速率下，往往需要更宽的间距或加入接地屏蔽过孔。串扰在频域表现为 S31、S41 等传输参数，在时域则表现为受害线上的噪声脉冲，其极性与攻击信号的跳变方向有关。

五、S 参数提取方法

S 参数是描述信道最通用的语言。提取方法主要有三类：

• 矢量网络分析仪（VNA）测量：使用差分探头或同轴夹具，配合 SOLT/TRL 校准，直接测量各端口的 S 参数。关键是校准面的确定和夹具去嵌入（de-embedding）。
• 时域反射计（TDR/TDT）测量：通过阶跃响应观察阻抗沿链路的分布，再转换到频域得到 S 参数。适合定位具体的阻抗突变位置。
• 电磁场仿真提取：使用 3D 全波仿真工具（如 HFSS、CST）对过孔、连接器等复杂结构建模，得到 S 参数后与走线的传输线模型级联。

无论哪种方法，最终都要得到一组 Touchstone 文件（.s4p、.s8p 等），供后续通道仿真使用。提取过程中必须注意端口定义、参考阻抗、去嵌入精度和因果性/无源性检查。一个非因果或非无源的 S 参数模型，会导致仿真结果出现虚假的增益或发散。

六、从 S 参数到通道仿真

拿到 Touchstone 文件后，通道仿真的典型流程是：将 S 参数转换为冲激响应，与发送端波形卷积，再经过接收端 CTLE/DFE 模型，最后统计眼图。这里有两个容易踩的坑：一是 S 参数必须覆盖足够的带宽（至少到 3~5 倍 Nyquist 频率），否则高频信息缺失会导致眼图过于乐观；二是必须检查无源性和因果性，否则仿真可能出现非物理的增益。

在实际项目中，建议把整条链路拆成"芯片封装 + PCB + 连接器 + 背板 + 电缆"五段分别提取，再在仿真工具中级联。这样做的价值在于：当某个连接器批次更换后，只需替换该段的 S 参数，而不必重新提取整条链路。同时，分段模型也便于做灵敏度分析——例如把背板走线长度增加 2 inch，观察眼高下降多少 dB，从而确定设计余量。

总结来说，高速串行链路的信道建模是一个"分段—提取—级联—验证"的闭环过程。PCB 走线、连接器、背板和电缆各自贡献不同的损耗、反射和耦合机制，而 S 参数是把这些物理效应统一到频域的语言。掌握 S 参数的提取方法和判读逻辑，才能在 112G 及更高速率下做出可靠的通道设计决策。