1. 课程导入与SerDes技术全景

在数据中心网络里，交换芯片、网卡、光模块、背板和铜缆之间真正流动的并不是“以太网帧”这种抽象概念，而是一串串高速差分电信号。SerDes（Serializer/Deserializer，串行器/解串器）就是把这些并行数据转换成高速串行信号、并在接收端恢复出数据和时钟的电路子系统。它决定了芯片能跑多快、能拉多远、能连多少端口，也决定了整机系统在误码率、功耗和信号完整性上的边界。学习Broadcom高速SerDes，本质上是在学习“如何让数据在芯片边界上可靠地高速穿越”。

从定位上看，Broadcom的SerDes IP广泛存在于Tomahawk、Trident、Jericho等交换芯片，以及Thor、NetXtreme等网卡芯片中。它并不是一个孤立模块，而是与MAC、PCS、FEC、光模块、连接器和PCB走线共同构成一条完整的信号链。理解这条链路，比单独记住某个寄存器更有价值。

先看速率等级。25G通常指单通道25.78125 Gb/s的NRZ信号，是较早一代数据中心互连的基础；50G在电气层多采用53.125 Gb/s的PAM4，即每个符号携带2 bit信息；100G对应106.25 Gb/s PAM4；200G为212.5 Gb/s PAM4；400G和800G则更多以“多通道聚合”形式出现，例如400G可由8条53.125 Gb/s PAM4通道组成，800G可由8条106.25 Gb/s PAM4通道组成。这里要特别注意：面板速率和单通道电气速率不是一回事，400G端口内部可能是8×50G，也可能是4×100G，具体取决于芯片SerDes能力和模块形态。

为什么速率越高越难？因为信道对高频的衰减更大。以典型FR4背板为例，25G NRZ时奈奎斯特频率约12.9 GHz，100G PAM4时奈奎斯特频率约26.6 GHz，插入损耗可能从十几dB增加到三十dB以上。信号到达接收端时眼图几乎闭合，必须依靠TX端的FFE预加重、RX端的CTLE连续时间线性均衡和DFE判决反馈均衡共同“打开”眼图。同时，PAM4的幅度间隔只有NRZ的三分之一，对噪声和线性度更敏感，因此FEC成为高速链路的标配。

从系统验证角度看，一个完整的SerDes链路调试通常围绕几个关键观察点展开：TX输出眼图、信道S参数、RX均衡后眼图、误码率BER以及FEC纠正前后的符号错误分布。实际项目中，工程师会先确认参考时钟和PLL锁定，再通过PRBS码型注入测试信号，逐步调整TX均衡参数和RX均衡参数，最后用误码仪或芯片内建BER监测器统计误码。判断链路是否健康的常用门槛是：在目标速率下，纠前BER优于1E-6、纠后BER优于1E-15，且眼高眼宽留有足够裕量。