3. PCB 叠层设计：叠层结构、参考平面、介质材料选择、阻抗控制
叠层设计，说白了就是给高速信号铺路。路铺不好，车就跑不快，还容易翻车。我做了十几年硬件，见过太多因为叠层没规划好，最后板子调不通的案例。这一节，我把这些年踩过的坑和积累的经验，一次性讲清楚。
3.1 叠层结构：先定层数，再定方案
定层数之前，先问自己三个问题：
- 信号密度：有多少高速信号线要走？差分对、单端线各多少？
- 电源种类：几路电源？有没有大电流的？
- EMI 要求：产品要过什么标准？FCC？CE？
我个人习惯，先画一个粗略的叠层草图。比如 4 层板，最经典的方案是：
| 层号 | 类型 | 用途 |
|---|---|---|
| L1 | 信号层 | 高速信号走线 |
| L2 | 地平面 | 完整参考平面 |
| L3 | 电源层 | 电源分配 |
| L4 | 信号层 | 低速/控制信号 |
这个结构的好处是：高速信号在 L1，紧挨着 L2 地平面，回流路径最短。L4 走低速信号，对参考平面要求没那么苛刻。
我的经验： 如果成本允许，尽量用 6 层或 8 层板。多出来的层，可以给电源和地做更细致的分割，信号层之间的隔离也更好。我在一个 10Gbps 的项目里，就因为用了 4 层板，串扰怎么都压不下去，最后被迫改 6 层，多花了两周时间。
3.2 参考平面：信号的“镜子”
参考平面，就是信号回流的那面“镜子”。镜子越完整，信号反射越少，质量越好。
这里有几个关键点：
- 完整性：参考平面不能被分割。一旦被走线槽、过孔、电源分割区切断，回流路径就会绕路，产生严重的共模辐射。
- 紧耦合：信号层和参考平面之间的介质厚度要尽量薄。越薄，电磁场越集中，对外辐射越小，抗干扰能力也越强。
- 多参考平面：如果信号跨越了不同的参考平面（比如从地平面跨到电源平面），必须在跨越点附近加去耦电容，给回流信号搭一座“桥”。
避坑指南： 我曾经在一个项目中，把高速差分对走在两个不同地平面之间的缝隙上。结果测试时发现，眼图完全闭合。后来用近场探头一扫，发现那个缝隙处辐射特别大。解决办法很简单：把差分对挪到完整地平面之上，或者在地平面之间加缝合过孔。
3.3 介质材料：别小看那层“胶”
介质材料，就是 PCB 里铜箔之间的那层绝缘材料。很多人不重视它，觉得只要绝缘就行。其实它对高速信号的影响非常大。
主要参数有两个：
- 介电常数（Dk）：决定了信号在介质中的传播速度。Dk 越高，信号传得越慢。FR4 的 Dk 一般在 4.2~4.5 之间，高频材料可以低到 3.0 左右。
- 损耗因子（Df）：决定了信号在介质中的能量损耗。Df 越大，损耗越严重。FR4 的 Df 在 0.02 左右，高频材料可以低到 0.001。
| 材料 | Dk（典型值） | Df（典型值） | 适用场景 |
|---|---|---|---|
| FR4 | 4.2~4.5 | 0.02 | 1Gbps 以下，成本敏感 |
| MEGTRON 6 | 3.7 | 0.002 | 10Gbps~25Gbps |
| Rogers 4350B | 3.48 | 0.0037 | 射频、微波、高速数字 |
| PTFE（特氟龙） | 2.1 | 0.0002 | 毫米波、极高要求 |
我的建议： 对于 10Gbps 以上的信号，别用普通 FR4。损耗太大，信号传不了几英寸就衰减得不成样子。我一般用 MEGTRON 6 或 Rogers 4350B，虽然贵一点，但省心。
3.4 阻抗控制：把信号“锁”在线上
阻抗控制，就是让传输线的特性阻抗保持恒定。常见的单端阻抗是 50Ω，差分阻抗是 100Ω 或 90Ω。
影响阻抗的因素有四个：
- 线宽（W）：线越宽，阻抗越低。
- 介质厚度（H）：信号层到参考平面的距离越厚，阻抗越高。
- 铜厚（T）：铜越厚，阻抗越低。
- 介电常数（Dk）：Dk 越高，阻抗越低。
计算公式（微带线近似）：
Z0 = 87 / sqrt(Dk + 1.41) * ln(5.98 * H / (0.8 * W + T))嗯，这个公式不用死记。实际工作中，我们都是用 Polar SI9000 或类似的阻抗计算工具。但你要理解每个参数对阻抗的影响趋势，这样在调整时才能有的放矢。
我的习惯： 设计时，我会给 PCB 厂家留一个阻抗控制公差，一般是 ±10%。同时，在板边加阻抗测试条（coupon），方便厂家测试。有一次，厂家反馈说我的阻抗要求做不出来，我一看，原来是线宽和介质厚度的组合太极端了。后来稍微调整了一下，就搞定了。
3.5 知识体系总览
下面这张图，把叠层设计的核心逻辑串起来了。你可以把它当作一个检查清单。
叠层设计不是一蹴而就的。它需要你在层数、材料、成本、性能之间反复权衡。但只要你把上面这四个方面都考虑到了，至少不会出大问题。