1. 信号完整性基础：什么是信号完整性？为什么高速信号需要特殊处理？上升时间与带宽的关系

大家好，我是你们的信号完整性讲师。今天咱们聊聊最基础，但也最重要的问题——到底什么是信号完整性？

说白了，信号完整性就是保证信号从驱动端到接收端，还能保持它该有的样子。你发出去一个干净的方波，到了接收端还是干净的方波，这就是信号完整性好。如果到了接收端波形变形、抖动、振铃，那就是信号完整性出了问题。

我刚开始做硬件那会儿，觉得低速信号随便走走线就行。直到有一次，一个板子上的时钟信号在接收端完全乱掉了，示波器一看，波形上全是毛刺和回勾。查了三天，最后发现就是一根走线长了那么几厘米，没做阻抗匹配。从那以后，我再也不敢小看信号完整性了。

1.1 什么是信号完整性？

信号完整性（Signal Integrity，简称SI），研究的是信号在传输路径上的质量。它关心三个核心问题：

• 时序：信号能不能在规定时间内到达？
• 波形质量：信号有没有变形、振铃、过冲？
• 噪声：信号有没有被串扰、反射、电源噪声污染？

你可以把信号想象成快递。你寄出一个完好的包裹，中途经过各种转运站（过孔、连接器、走线），最后送到客户手上。如果包裹被摔了、淋了雨、或者送错了地址，那就是信号完整性问题。

1.2 为什么高速信号需要特殊处理？

这个问题我经常被问到。很多工程师觉得，低速信号随便走线都没问题，为什么到了高速就不行了？

答案其实很简单：频率高了，波长就短了。

当信号的波长和走线长度可比时，走线就不再是简单的导线，而变成了传输线。这时候，信号会像水波一样在走线上反射、叠加、干涉。

我举个例子。一个10MHz的时钟信号，波长大约30米。你的PCB走线最多几十厘米，远小于波长，所以走线就像一根理想导线，信号完整性几乎不用操心。

但换成1GHz的信号，波长只有30厘米。你的走线如果长15厘米，那就是半波长。这时候信号在走线上来回反射，波形会变得一塌糊涂。

所以，高速信号需要特殊处理，本质上是因为：

• 反射：阻抗不匹配导致信号反弹
• 串扰：相邻走线之间的电磁耦合
• 损耗：高频下导体和介质的能量损失
• 时序偏差：不同走线长度导致信号到达时间不同

1.3 上升时间与带宽的关系

这里有个关键概念，很多人搞混。信号的带宽不是由频率决定的，而是由上升时间决定的。

你想想看，一个理想的方波，上升时间为0，它的频谱是无限宽的。但实际电路中，上升时间不可能为0。上升时间越短，信号包含的高频分量就越多，带宽就越宽。

常用的经验公式是：

BW = 0.35 / Tr

其中：
BW —— 信号带宽（GHz）
Tr —— 上升时间（ns，10%~90%）
0.35 —— 经验常数（针对单极点系统）

举个例子。一个DDR4信号，上升时间大约200ps（0.2ns）。那么它的带宽就是：

BW = 0.35 / 0.2 = 1.75 GHz

这意味着，你的PCB和走线必须能支持到1.75GHz的信号分量，才能保证这个DDR4信号不失真。

我曾经遇到一个项目，DDR3跑800MHz，但走线用了很长的细线，结果信号眼图完全闭合。一算带宽，发现走线的损耗在1.6GHz附近已经很大了，正好把信号的高频分量全吃掉了。后来换成宽线，问题解决。

信号类型	典型上升时间	等效带宽	注意事项
I2C（100kHz）	~1000 ns	~0.35 MHz	低速，几乎不用考虑SI
SPI（10MHz）	~10 ns	~35 MHz	短距离注意反射
DDR3（1600MT/s）	~250 ps	~1.4 GHz	需要阻抗控制、等长
PCIe Gen3（8GT/s）	~50 ps	~7 GHz	需要差分走线、低损耗材料
USB 3.2（20Gbps）	~25 ps	~14 GHz	需要严格的SI设计和仿真

1.4 知识体系总览

下面这张图，是我自己总结的信号完整性知识框架。你可以把它当作整个课程的地图。

这张图把信号完整性的核心逻辑串起来了。从最上层的信号完整性概念，到三个核心问题，再到背后的物理机制，最后落到设计对策和关键参数。你会发现，上升时间和带宽这个参数，是整个体系的起点。它决定了你的信号属于高速还是低速，也决定了你需要关注哪些SI问题。

1.5 本章小结

好了，这一章的内容就这些。我帮你理一下重点：

• 信号完整性就是保证信号从发到收不走样
• 高速信号需要特殊处理，因为波长变短，走线变成了传输线
• 上升时间决定带宽，公式 BW = 0.35 / Tr 要记牢
• 带宽越宽，SI问题越严重，对PCB设计的要求越高

记住一句话：不是频率高才叫高速，上升时间快才是真正的挑战。很多工程师只盯着时钟频率，忽略了上升时间，结果吃了大亏。我见过太多这样的案例了。