传输线理论：传输线模型、特性阻抗、反射与匹配、时域反射计(TDR)原理
各位好，欢迎来到《高速信号走线实战指南》的第二章。
这一章，咱们聊聊传输线理论。说实话，很多刚入行的硬件工程师觉得这东西太理论，离实际画板子很远。但我可以负责任地告诉你——高速信号的根基，就在传输线里。你想想看，信号从驱动端到接收端，走的不是一根理想的导线，而是一条实实在在的传输线。不理解它，你根本没法解释为什么信号会振铃、为什么时序会跑偏。
2.1 传输线模型：信号不是瞬间到达的
先问一个问题：信号在PCB上传播的速度是多少？
答案是大约 15 cm/ns（FR4板材）。也就是说，一个 1 ns 上升沿的信号，在走线上只占了 15 cm 的长度。如果你的走线长度超过这个上升沿空间长度的 1/6，就必须把它当作传输线来处理。
传输线的核心模型，是分布参数模型。它不是单个电阻、电容，而是无数个微小的 R、L、C、G 单元串联起来的网络。我习惯用下面这张图来理解：
传输线分布参数模型（每单位长度）
- R：导体串联电阻（损耗）
- L：导体串联电感（储能）
- C：导体间并联电容（储能）
- G：介质并联电导（漏电损耗）
在实际工程中，对于高频信号，L 和 C 起主导作用。R 和 G 主要影响损耗，在长距离传输或高频段才需要重点考虑。
我个人习惯把传输线想象成一根水管。水（信号）从一端注入，需要时间才能流到另一端。水管的粗细（特性阻抗）决定了水压和流量的关系。这个比喻虽然不完美，但能帮你建立直觉。
2.2 特性阻抗：传输线的“身份证”
特性阻抗 Z₀，是传输线最重要的参数。它定义为：在均匀传输线上，行波电压与行波电流的比值。
公式很简单：
Z₀ = √(L / C)其中 L 是单位长度电感，C 是单位长度电容。注意，这个阻抗不是直流电阻，而是交流特性。它只取决于传输线的几何结构和材料属性，与线长无关。
我在项目中遇到过最典型的例子：一块 4 层板，微带线走线，设计阻抗 50 Ω。结果打样回来一测，阻抗只有 42 Ω。查了半天，发现是介质厚度比设计值薄了 0.1 mm。你看，工艺偏差直接导致阻抗偏移。
常见 PCB 传输线结构及典型阻抗范围
| 结构类型 | 典型阻抗范围 | 常见应用 |
|---|---|---|
| 微带线（Microstrip） | 40 Ω ~ 120 Ω | 表层走线，最常用 |
| 带状线（Stripline） | 40 Ω ~ 80 Ω | 内层走线，屏蔽好 |
| 共面波导（CPW） | 40 Ω ~ 100 Ω | 高频 RF 设计 |
| 差分对（Differential） | 80 Ω ~ 120 Ω（差分） | 高速差分信号（USB、PCIe） |
控制特性阻抗，说白了就是控制走线的宽度、到参考层的距离、以及介质的介电常数。我建议你在设计阶段就向板厂明确阻抗控制要求，并留出阻抗测试条。
2.3 反射与匹配：信号完整性的头号敌人
反射是怎么产生的？很简单：阻抗不连续。
当信号沿着传输线传播，遇到阻抗变化点（比如从 50 Ω 变到 75 Ω），一部分能量会继续向前传输，另一部分会被反射回来。反射系数 Γ 定义为：
Γ = (Z_load - Z₀) / (Z_load + Z₀)其中 Z_load 是负载阻抗，Z₀ 是传输线特性阻抗。
- 当 Z_load = Z₀ 时，Γ = 0，无反射——这是理想匹配状态。
- 当 Z_load = ∞（开路）时，Γ = 1，全反射，信号电压加倍。
- 当 Z_load = 0（短路）时，Γ = -1，全反射，信号电压反相。
反射会导致什么问题？振铃、过冲、下冲、台阶波形……这些都是信号完整性的噩梦。
我曾经踩过的坑： 设计一块 DDR3 内存板，地址线做了 T 型拓扑，但分支走线长度没控制好，导致反射在分支点叠加，接收端看到的波形像锯齿一样。后来改成 Fly-by 拓扑，并在末端加端接电阻，问题才解决。
匹配的目的，就是让源端、传输线、负载三者的阻抗一致。常见的匹配方式有：
- 源端串联匹配：在驱动端串一个电阻，使源阻抗 + 串阻 = Z₀。简单有效，适合点对点。
- 末端并联匹配：在接收端对地或对电源接电阻。功耗大，但效果好。
- AC 端接：在末端串电容再接地，只匹配交流信号，节省直流功耗。
- 戴维南端接：用两个电阻分压，同时匹配到 VTT 电平。常用于 SSTL 接口。
2.4 时域反射计(TDR)原理：用眼睛看阻抗
TDR，全称 Time Domain Reflectometer。它是我调试高速信号时最常用的工具之一。
原理其实很简单：TDR 向传输线发射一个快速上升沿（通常几十 ps），然后观察反射回来的波形。根据反射波的时间位置和幅度，就能判断出阻抗不连续点的位置和性质。
反射电压 V_reflected 与入射电压 V_incident 的关系：
V_reflected = Γ × V_incident通过测量反射电压，就能反推出该点的阻抗：
Z_load = Z₀ × (1 + Γ) / (1 - Γ)在实际操作中，TDR 会显示一条阻抗 vs 时间的曲线。你一眼就能看出哪里阻抗偏高（开路倾向）、哪里偏低（短路倾向）。
TDR 波形解读速查
| 波形特征 | 对应问题 | 可能原因 |
|---|---|---|
| 阻抗上升（正反射） | 阻抗变大 | 线宽变窄、参考层挖空、过孔 |
| 阻抗下降（负反射） | 阻抗变小 | 线宽变宽、分支、焊盘 |
| 多次反射 | 多个不连续点 | 连接器、过孔、拐角 |
| 阻抗缓慢变化 | 渐变结构 | 锥形走线、渐变介质 |
我记得有一次调试一个 10 Gbps 的 SerDes 通道，眼图总是闭合。用 TDR 一测，发现连接器处阻抗从 50 Ω 跳到了 65 Ω。换了一款连接器，眼图立马打开。嗯，TDR 就是这么直观。
2.5 知识体系总览
下面这张图，我把本章的核心逻辑串起来了。你可以把它当作一个快速索引：
这张图把传输线理论的四个核心模块串在了一起。你从中心出发，沿着箭头走，就能理清它们之间的关系。我个人习惯在调试前先看这张图，确认自己当前卡在哪一环。
2.6 小结
这一章的内容，说白了就是一句话：信号在传输线上是以波的形式传播的，阻抗决定了波的行为。
- 传输线模型帮你理解信号为什么会有延迟和畸变。
- 特性阻抗是传输线的固有属性，必须通过设计来保证。
- 反射是阻抗不连续的直接后果，匹配是解决反射的唯一手段。
- TDR 是诊断阻抗问题的“X光机”，每个硬件工程师都应该会用。