1、信号完整性基础：什么是信号完整性？为什么高速信号需要特殊处理？上升时间与带宽的关系。

信号完整性，简称 SI。说白了，就是信号从驱动端发出，经过传输路径，到达接收端时，还能不能保持它原本该有的样子。

我刚开始做硬件那会儿，觉得数字电路嘛，0 就是 0，1 就是 1，能有多复杂？直到有一次调板子，示波器一挂上去，波形边缘全是毛刺，接收端死活采不到正确的电平。嗯，从那以后我才真正意识到，信号在传输过程中是会「变形」的。

信号完整性关注的核心问题就三个：

一句话总结：信号完整性就是保证接收端看到的波形，和发送端想表达的意图一致。

这个问题我经常被刚入行的同事问。我的回答通常是：你想想看，低速信号走一根线，就像人散步，拐个弯、路上有点坑洼，影响不大。但高速信号呢？它是在跑百米冲刺，路上一个小石子都能让它摔跟头。

根本原因在于——电长度。

当信号的上升时间（或者下降时间）比传输线的延迟还要短的时候，传输线就不能再被看作一根理想的导线了。它变成了一个分布式的 RLCG 网络，信号在上面会有反射、串扰、衰减。

我习惯用一个简单的判断标准：

经验法则：如果传输线的物理长度大于信号上升沿对应空间长度的 1/6，就必须按传输线来处理。

举个例子，一个 1ns 上升沿的信号，在 FR4 板材上传播速度大约是 15cm/ns。那么 1/6 就是 2.5cm。只要走线超过 2.5cm，你就得认真考虑阻抗匹配了。很多新手在这里栽过跟头——觉得板子不大，随便拉根线就行，结果高速信号跑起来全是反射。

这是信号完整性里最基础、也最重要的关系。我见过太多工程师只盯着时钟频率看，却忽略了上升时间。其实，决定信号高速特性的，不是频率，而是上升时间。

为什么？因为上升时间越短，信号中包含的高频分量就越多。这些高频分量决定了信号在传输过程中的行为。

它们之间的关系可以用一个经典公式来表达：

BW = 0.35 / Tr

其中：

这个公式是怎么来的？它源于一阶 RC 电路的阶跃响应。虽然是个近似，但在工程实践中非常好用。

我给大家列个表，直观感受一下：

看到没？一个 100ps 上升沿的信号，它的带宽高达 3.5GHz。这意味着你的 PCB 设计必须能处理到 3.5GHz 的频段，否则信号就会严重失真。

注意：这里说的带宽是信号的等效带宽，不是示波器的带宽。测量一个 100ps 上升沿的信号，示波器带宽至少需要 3.5GHz，否则你看到的上升沿是被示波器「钝化」过的假象。

理解了这个关系，很多设计决策就变得清晰了。

第一，选择测试设备。我曾经遇到过一位同事，用 200MHz 的示波器去测 DDR 信号，结果波形圆滚滚的，他以为是板子有问题。我让他换个 1GHz 的探头再测，上升沿一下就变陡了。不是板子的问题，是示波器带宽不够。

第二，确定走线规则。上升时间决定了你需要多严格的阻抗控制、多短的 stub、多小的过孔寄生参数。

第三，评估串扰风险。高频分量越丰富，串扰越容易耦合到相邻走线上。

我个人的习惯是，拿到芯片 datasheet 后，第一件事不是看频率，而是看上升时间。然后算出等效带宽，再决定走线拓扑和层叠结构。

下面这张图，把本章的核心逻辑串起来了：

最后，分享几个我踩过的坑：

不要只看时钟频率。我曾经设计一块板子，时钟只有 100MHz，但用了 500ps 上升沿的驱动器。结果信号反射得一塌糊涂。后来才意识到，等效带宽已经接近 700MHz 了。
上升时间不是你想调就能调的。很多芯片的驱动强度是固定的，你没法通过软件把上升沿变缓。所以设计之初就要考虑好。
仿真时一定要用 IBIS 模型。不要自己拍脑袋设一个上升时间。IBIS 模型里包含了真实的驱动特性，仿真结果才可信。

嗯，这一章的内容就到这里。信号完整性不是玄学，它背后有清晰的物理原理和工程方法。把上升时间和带宽的关系吃透，后面的路就好走了。