2. 欧姆定律与电源压降：V=IR的工程应用

欧姆定律，V=IR，这大概是电子工程里最基础的公式了。但说实话，很多工程师在画原理图时把它当真理，到了PCB上却发现压降大得离谱。我见过不少项目，芯片供电脚量出来只有3.0V，电源明明输出的是3.3V——那0.3V去哪了？

答案就在V=IR里。电流I流过电阻R，就产生了压降V。电源路径上的每一段铜箔、每一个过孔、每一根导线，都有电阻。电流一大，压降就跟着上来。今天我们就把这个公式掰开揉碎，看看它在电源完整性里到底怎么用。

2.1 电阻率与导体尺寸：铜箔不是理想导体

先问一个问题：一段PCB走线的电阻是多少？

很多人直接拿万用表去量，量出来是0.001Ω，就觉得“这不就是短路嘛”。但你要知道，当电流跑到10A的时候，0.001Ω也能产生10mV的压降。如果走线长了点、窄了点，这个数字会翻好几倍。

导体的电阻由三个因素决定：材料电阻率ρ、长度L、横截面积A。公式是：

R = ρ × L / A

对于PCB来说，铜的电阻率ρ大约是1.724×10⁻⁸ Ω·m（20°C时）。但实际工程中我们更习惯用“每平方的毫欧数”来算。1oz铜的方块电阻大约是0.5mΩ/sq。什么意思？就是一块1英寸×1英寸的1oz铜箔，从一边到对边的电阻是0.5mΩ。

我个人的习惯是，做电源设计时先算一下走线的等效方块数。比如一段走线长2英寸、宽0.2英寸，那就是10个方块串联，电阻就是10 × 0.5mΩ = 5mΩ。如果走10A电流，压降就是50mV。嗯，这个数字已经不能忽略了。

铜厚 (oz)	方块电阻 (mΩ/sq)	典型应用场景
0.5	1.0	信号层，小电流
1.0	0.5	常规电源层
2.0	0.25	大电流电源层
3.0	0.167	高功率模块

2.2 电流密度对压降的影响：不是线宽够宽就万事大吉

很多人以为只要把走线加宽，压降就一定能降下来。其实没那么简单。电流密度分布不均匀才是真正的杀手。

你想想看，电流在导体里不是均匀分布的。高频时由于趋肤效应，电流会集中在导体表面。直流时虽然分布相对均匀，但如果走线形状有突变——比如拐角、窄颈、过孔附近——电流密度就会局部飙升。

我曾经在一个FPGA核心电源的设计上吃过亏。走线平均宽度是80mil，按计算压降只有20mV。结果实测有60mV。查了半天，发现是走线中间有一段因为绕孔收窄到了30mil，长度只有0.3英寸。就是这一段，电流密度翻了一倍多，局部压降增加了15mV。

电流密度J的定义是单位面积上流过的电流：

J = I / A

单位是A/m²，工程上常用A/mm²。PCB铜箔的载流能力一般按每mm宽度能走多少A来估算。1oz铜、温升10°C时，每mm宽度大约能走1A。但这只是热方面的限制，压降方面还要单独算。

2.3 工程中的V=IR应用：从公式到PCB布局

好了，理论说完了，我们看看实际怎么用。下面这张图是我自己总结的电源压降分析流程，每次做电源设计我都会走一遍。

在实际项目中，我一般按下面这几个步骤来算：

1. 先确定最大电流——看芯片手册，取最恶劣工况。比如FPGA内核1.0V，最大电流15A。
2. 测量或估算走线长度——从电源输出到负载输入，包括平面、过孔、连接器。
3. 计算总电阻——把每一段的电阻加起来。过孔电阻一般按0.5-1mΩ估算。
4. 算压降——V = I × R_total。如果超标，回到布局布线阶段优化。

2.4 温度对电阻的影响：别忘了这个变量

铜的电阻率会随温度升高而增大。温度每升高1°C，电阻大约增加0.39%。这个系数叫电阻温度系数（TCR）。

你想想看，如果PCB工作在85°C的环境下，相比25°C，电阻增加了：

ΔR/R = 0.0039 × (85 - 25) = 0.234 = 23.4%

也就是说，原本10mΩ的走线，在高温下变成了12.34mΩ。压降也跟着涨了23%。

所以，做电源压降分析时，一定要考虑最恶劣的温度条件。公式修正为：

R(T) = R₀ × [1 + α × (T - T₀)]

其中α是铜的电阻温度系数，取0.0039/°C。R₀是参考温度T₀下的电阻。

2.5 小结：V=IR在电源设计中的三个层次

说了这么多，其实就三个层次：

• 第一层：会算——知道R=ρL/A，能算出走线电阻和压降。
• 第二层：会看——能识别出电流密度不均匀的地方，知道哪里是瓶颈。
• 第三层：会改——压降超标时，知道是加宽、加厚还是缩短路径最有效。

我个人觉得，大部分工程师都卡在第二层到第三层之间。能算出来，但不知道怎么优化最划算。其实核心就一句话：压降的本质是电阻，电阻的本质是几何尺寸和材料。把走线做短、做宽、做厚，压降自然就下来了。但别忘了温度这个隐藏变量。