1. 电源压降基础概念：IR Drop 到底是什么？
各位工程师朋友，咱们今天聊聊电源压降。说白了，就是电流流过导体时，因为导体有电阻，电压会往下掉。这个现象在高速数字电路里特别要命。
我刚开始做硬件那会儿，总觉得电源只要把电压调准了就行。直到有一次，一块板子在高频下老是随机复位，查了三天才发现是远端芯片的供电电压已经掉到了 1.1V——而设计要求是 1.2V。嗯，从那以后，我再也不敢小看这个“掉电压”的问题了。
什么是 IR Drop？
IR Drop 这个名字，拆开看就是 I（电流）乘以 R（电阻）。欧姆定律嘛，V = I × R。电流流过电源分配网络（PDN）中的每一段导体——铜箔、过孔、焊盘、封装引线——都会产生压降。
核心公式：ΔV = I × Reff
其中 ΔV 是压降，I 是瞬时电流，Reff 是从电源到负载的等效电阻。
你想想看，一个芯片在翻转时，瞬间电流可能冲到几安培甚至几十安培。哪怕 PCB 铜箔只有几毫欧的电阻，乘下来也是几十毫伏的压降。对于 1.2V 的内核供电来说，50mV 的压降就已经是 4% 的误差了。
我在一个 FPGA 项目里遇到过，芯片规格书要求供电电压 1.0V ±3%，也就是 970mV 到 1030mV。结果 IR Drop 加上去之后，远端实测只有 955mV。芯片能工作，但时序余量几乎为零，温度一高就出错。
直流压降与交流压降的区别
很多新手容易把这两者混为一谈。其实它们的物理本质一样，但关注点和分析方法完全不同。
| 对比项 | 直流压降（DC Drop） | 交流压降（AC Drop） |
|---|---|---|
| 成因 | 平均电流 × 直流电阻（DCR） | 瞬态电流 × 阻抗（Z = R + jωL） |
| 频率范围 | 0 Hz（稳态） | kHz ~ GHz（开关瞬态） |
| 主要影响因素 | 铜箔厚度、走线长度、过孔数量 | 寄生电感、去耦电容、封装阻抗 |
| 典型量级 | 10 ~ 100 mV | 20 ~ 200 mV（峰值） |
| 分析方法 | 静态 IR Drop 仿真（DC 求解） | 动态 IR Drop 仿真（时域/频域） |
直流压降比较好理解。就是芯片一直消耗某个平均电流，电源到芯片之间的铜皮有电阻，电压就掉了。这个可以用万用表直接量出来。
交流压降就麻烦多了。芯片不是一直稳定耗电的，它在时钟边沿会突然抽取大电流。这个电流变化率 di/dt 很大，会在寄生电感上产生 L × di/dt 的压降。这个压降是瞬态的，万用表量不出来，得用示波器看。
我的经验：直流压降决定了静态工作点，交流压降决定了噪声余量。很多板子直流仿真过了，但一跑高速就挂，问题往往出在交流压降上。我建议先做 DC Drop 仿真，再做 AC Drop 仿真，顺序不能反。
压降对电路性能的影响
压降不是“有或没有”的问题，而是“多少”的问题。不同电路对压降的敏感度差别很大。
1. 逻辑电路：时序余量被吃掉
CMOS 逻辑门的延迟和供电电压直接相关。电压越低，门延迟越大。IR Drop 导致芯片内部不同区域的电压不一致，时序路径上的延迟就会散开。
举个例子：一条路径从电压高的区域到电压低的区域，发射端的门跑得快，接收端的门跑得慢。建立时间余量就被压缩了。严重的时候，数据还没稳定，下一个时钟沿就来了。
注意：IR Drop 导致的时序失效往往是“软错误”——温度低的时候能过，温度高就挂；低频能过，高频就挂。这种问题最难排查。我曾经有一块板子，常温测试全通过，进温箱到 85°C 就随机死机，最后定位到是 IR Drop 加上温度系数导致的电压塌陷。
2. 模拟/RF 电路：性能指标劣化
模拟电路对电源噪声和压降更敏感。PLL 的相位噪声、ADC 的 SNR、LNA 的增益，都会因为供电电压波动而劣化。
我记得一个射频项目，PA 的供电走线长了 3cm，IR Drop 导致 PA 的饱和功率掉了 0.5dB。0.5dB 看起来不大，但发射链路的链路预算刚好卡在临界点上，最后不得不改板加宽走线。
3. 存储电路：读写窗口缩小
SRAM 和 DRAM 的读写时序窗口非常窄。IR Drop 会缩小这个窗口，导致读写失败。尤其是多 bank 同时访问的时候，瞬间电流很大，压降也最大。
知识体系总览
下面这张图把本章的核心逻辑串起来了。从 IR Drop 的定义出发，分直流和交流两条线，最后汇聚到对电路性能的影响。
小结
IR Drop 不是理论概念，是每个硬件工程师都会遇到的现实问题。直流压降靠走线宽度和铜厚来控，交流压降靠去耦电容和低阻抗 PDN 来压。理解这两者的区别，是做好电源完整性设计的第一步。
嗯，这一章就到这里。记住一句话：电压是芯片的血液，IR Drop 就是血管里的阻力。阻力大了，远端器官就供血不足。