4、阻抗控制：单端与差分阻抗计算、阻抗不连续点的排查
阻抗控制这件事，说穿了就是让信号走线的特性阻抗保持恒定。我刚开始做高速板时，总觉得只要线宽画对了就行，结果板子回来眼图一塌糊涂。后来才明白，阻抗不连续才是高速信号的头号杀手。
这一章咱们就聊聊单端和差分阻抗怎么算，以及怎么把那些捣乱的阻抗不连续点揪出来。
4.1 单端阻抗计算
单端阻抗，就是一根信号线对参考平面的阻抗。微带线和带状线是两种最常见的结构。
微带线（Microstrip）在表层，参考平面在下面。带状线（Stripline）在内层，上下都有参考平面。两者的计算公式不太一样。
我常用的微带线近似公式是这样的：
Z0 ≈ 87 / √(εr + 1.41) * ln(5.98 * H / (0.8 * W + T))其中：
- Z0 — 特性阻抗（Ω）
- εr — 介电常数
- H — 介质厚度（mil）
- W — 线宽（mil）
- T — 铜厚（mil）
带状线的公式稍微复杂一点：
Z0 ≈ 60 / √εr * ln(4 * H / (0.67 * π * W * (0.8 + T / W)))当然，现在很少有人手算了。我一般用 Polar SI9000 或者 HyperLynx 的 2D 场求解器。但理解公式背后的物理意义很重要——阻抗主要由线宽、介质厚度和介电常数决定。
4.2 差分阻抗计算
差分阻抗，说白了就是两根线之间的阻抗。它不光是单端阻抗的两倍，还跟线间距有密切关系。
差分阻抗的近似公式：
Zdiff ≈ 2 * Z0 * (1 - 0.48 * e^(-0.96 * S / H))其中 S 是线间距，H 是介质厚度。
从公式能看出来：
- 线间距越小，耦合越强，差分阻抗越低
- 线间距越大，耦合越弱，差分阻抗越接近 2 倍单端阻抗
我在项目中遇到过一个问题：某 10Gbps 的 SerDes 通道，差分阻抗要求 100Ω，但实际测出来只有 85Ω。查了半天，发现是线间距比设计值小了 2mil。板厂蚀刻时侧蚀偏大，导致实际间距偏小。后来把设计间距放宽了 1mil，阻抗就回来了。
| 参数 | 单端阻抗 | 差分阻抗 |
|---|---|---|
| 线宽 W | ↑ 宽 → 阻抗 ↓ | ↑ 宽 → 阻抗 ↓ |
| 介质厚度 H | ↑ 厚 → 阻抗 ↑ | ↑ 厚 → 阻抗 ↑ |
| 线间距 S | — | ↑ 大 → 阻抗 ↑ |
| 介电常数 εr | ↑ 大 → 阻抗 ↓ | ↑ 大 → 阻抗 ↓ |
| 铜厚 T | ↑ 厚 → 阻抗 ↓ | ↑ 厚 → 阻抗 ↓ |
4.3 阻抗不连续点的排查
阻抗不连续，就是信号路径上阻抗突然变了。反射就发生在这里。我排查不连续点，一般按下面几个步骤来：
- 看 TDR 曲线 — 时域反射计是最直观的工具。阻抗突变的地方会有一个明显的上升或下降沿。
- 查过孔 — 过孔是阻抗不连续的重灾区。过孔的残桩（stub）、孔径、反焊盘尺寸都会影响阻抗。
- 查走线拐角 — 直角拐弯会引入容性突变。45度角或圆弧拐弯会好很多。
- 查焊盘 — 连接器焊盘、BGA 焊盘，这些地方的阻抗往往跟走线不一样。
- 查参考平面跨分割 — 走线跨过不同的参考平面，阻抗会剧烈变化。
4.4 阻抗控制知识体系
下面这张图是我自己整理的阻抗控制排查思路，你可以参考一下：
4.5 实战排查清单
最后，我整理了一份排查清单。每次做阻抗排查时，我都会对着这个清单过一遍：
| 排查项 | 检查内容 | 常见问题 |
|---|---|---|
| 叠层结构 | 介质厚度、介电常数、铜厚 | 厂家实际叠层与设计不一致 |
| 线宽线距 | 设计值 vs 实际蚀刻后值 | 侧蚀导致线宽偏小、间距偏大 |
| 过孔 | 残桩长度、反焊盘尺寸 | 残桩过长（>15mil）引起谐振 |
| 走线拐角 | 拐角角度、补偿方式 | 直角拐弯导致容性突变 |
| 焊盘 | 焊盘尺寸、参考平面挖空 | 焊盘过大导致阻抗偏低 |
| 参考平面 | 走线下方是否有完整平面 | 跨分割导致阻抗剧烈变化 |
| 连接器 | 连接器本身的阻抗特性 | 连接器阻抗与走线不匹配 |
嗯，阻抗控制这块内容不少，但核心就一句话：让信号从头到尾看到的阻抗都一样。不管是单端还是差分，不管是微带线还是带状线，只要抓住线宽、介质厚度、介电常数这三个变量，再盯住过孔、拐角、焊盘这些容易出问题的地方，阻抗控制就不会跑偏。