1、信号完整性基础：什么是信号完整性？高速信号的定义与挑战。
各位工程师朋友，咱们开始第一讲。
信号完整性，英文叫 Signal Integrity，简称 SI。说白了，就是保证信号从驱动端发出，经过传输路径，到达接收端时，还能保持它该有的样子。别变形，别迟到，别串到邻居家去。
我刚开始接触这个领域时，觉得这有什么难的？不就是一根导线嘛。直到有一次，一块板子功能测试全过，一上高频就死机。示波器一抓，波形抖得像心电图。嗯，从那以后，我再也不敢小看 SI 了。
1.1 什么是信号完整性？
信号完整性，核心就一句话：信号在传输过程中不失真。
你想想看，数字信号本质上是 0 和 1。接收端靠电压阈值来判断。如果信号畸变严重，该高的时候不够高，该低的时候不够低，或者跳变沿变得太慢，接收端就会误判。这就是 SI 问题。
信号完整性的三个基本要求：
- 时序正确：信号在规定的时钟沿到达，不能早也不能晚。
- 电平正确：高电平高于 VIH（输入高电平阈值），低电平低于 VIL（输入低电平阈值）。
- 波形完整：上升沿/下降沿干净，没有过冲、回沟、振铃。
我习惯把 SI 问题分成三类：
- 反射：阻抗不匹配，信号弹回来。
- 串扰：隔壁走线串过来的噪声。
- 电源噪声：供电不稳，信号跟着抖。
这三类问题，几乎覆盖了 90% 的高速走线故障。后面的章节，咱们会一个一个拆解。
1.2 高速信号的定义
到底多快才算高速？
业内有个经验法则：当信号的上升时间（Tr）小于信号在走线上往返传播延迟的 2 倍时，就必须按高速信号来处理。
公式很简单：
如果 Tr < 2 × Tpd（走线往返延迟）
则视为高速信号举个例子。FR4 板材上，信号传播速度大约是 6 inch/ns（英寸每纳秒）。如果走线长 6 英寸，往返延迟就是 2 ns。如果你的信号上升时间是 1 ns，那 1 ns < 2 ns，妥妥的高速信号。
我给大家一个速查表：
| 信号类型 | 典型上升时间 | 临界走线长度（FR4） | 处理建议 |
|---|---|---|---|
| I2C（100 kHz） | ~100 ns | > 300 inch | 按低速处理 |
| SPI（10 MHz） | ~10 ns | ~30 inch | 注意匹配 |
| DDR3（1600 MT/s） | ~200 ps | ~0.6 inch | 必须严格走线 |
| PCIe Gen3（8 GT/s） | ~30 ps | ~0.09 inch | 需要仿真 |
看到没？DDR3 的临界长度才 0.6 英寸。也就是说，只要走线超过 1.5 厘米，就必须当高速信号来设计。很多新手在这里栽跟头——觉得频率不高就随便走，结果板子回来跑不起来。
1.3 高速信号面临的挑战
高速信号为什么难搞？我总结了四个核心挑战。
挑战一：反射
反射是 SI 问题里最常见的。信号在传输线上走，遇到阻抗突变的地方，一部分能量就会反弹回来。反弹回来的信号叠加在原信号上，就会造成过冲、下冲、振铃。
反射的严重程度，用反射系数 Γ 来衡量：
Γ = (Z_load - Z0) / (Z_load + Z0)其中 Z0 是传输线特性阻抗，Z_load 是负载阻抗。
如果 Z_load = Z0，Γ = 0，没有反射。这就是为什么我们总强调阻抗匹配。
避坑指南：我曾经遇到一个案例，DDR 数据线阻抗控制得很好，但地址线因为绕等长，阻抗变了。结果地址信号反射严重，导致内存读写不稳定。后来在绕线处加了阻抗补偿，问题才解决。
挑战二：串扰
串扰就是一根走线上的信号，通过电磁场耦合到相邻走线上。你想想看，两条线挨得近，一条线上信号跳变，另一条线上就会感应出噪声。
串扰分两种：
- 容性串扰：通过寄生电容耦合，主要影响信号的上升/下降沿。
- 感性串扰：通过互感耦合，主要影响信号的地参考。
串扰的大小，跟线间距、平行长度、信号上升时间都有关系。上升时间越短，串扰越严重。这也是为什么高速信号对布线间距要求更高。
挑战三：电源完整性
很多人只关注信号线，忽略了电源。其实电源噪声对信号质量的影响非常大。
芯片在翻转时，瞬间电流很大。如果电源路径阻抗太高，就会产生电压跌落（IR Drop）。同时，电源平面和地平面之间的寄生电感，也会引起同步开关噪声（SSN）。
我习惯用一句话概括：没有干净的电源，就没有干净的信号。
挑战四：时序收敛
高速信号对时序要求极其苛刻。信号不仅要到，还要在规定的时间窗口内到。
影响时序的因素很多：
- 走线长度差异（skew）
- 温度变化引起的延迟漂移
- 工艺偏差
- 电源噪声引起的抖动（jitter）
这些因素叠加在一起，留给设计工程师的时序裕量往往只有几十皮秒。稍有不慎，时序就崩了。
1.4 信号完整性知识体系
为了让大家有个整体概念，我画了一张图。这张图概括了 SI 的核心知识结构。
这张图把 SI 的核心问题串起来了。你会发现，所有问题最终都指向一个方向——控制阻抗。反射是阻抗不匹配，串扰是阻抗耦合，电源是阻抗路径，时序是阻抗延迟。理解了阻抗，就理解了 SI 的一半。
1.5 我的几点建议
最后，分享几个我这些年总结的经验：
- 不要等到板子回来才测 SI。设计阶段就要做预仿真。哪怕只是简单的阻抗计算，也能避免很多低级错误。
- 重视参考平面。很多 SI 问题，追根溯源都是参考平面不连续造成的。比如跨分割、换层时没有回流路径。
- 上升时间比频率更重要。判断是不是高速信号，看上升时间，别看时钟频率。很多低速接口用了高速芯片，上升沿很陡，照样出问题。
- 留有余量。设计时不要卡着极限值做。温度、工艺、电压都有波动，留 20% 的裕量是基本操作。
注意：本章讲的是 SI 的基础概念。从下一章开始，我们会深入每个具体问题，包括反射的计算、串扰的仿真、电源去耦的设计等。但请记住，所有技巧都建立在对基础概念的理解之上。基础不牢，地动山摇。
好了，第一讲就到这里。内容不多，但都是核心。把这些概念吃透了，后面的实战技巧才能用得上。