1. 去耦网络基础概念：什么是电源去耦、去耦电容的作用、理想电源与实际电源的差异
1.1 什么是电源去耦？
电源去耦，说白了就是给芯片的供电端加一个“蓄水池”。
我刚开始做硬件那会儿，总觉得去耦电容就是随便放几个 0.1μF 完事。直到有一次调试一块高速板，信号眼图怎么都打不开，示波器一测电源纹波，好家伙，200mV 的毛刺在那跳。老工程师过来看了一眼，说：“你电源去耦没做好。” 从那以后，我才真正开始认真研究这玩意儿。
去耦的英文叫 Decoupling，意思是“解耦”。解什么耦？解的是 芯片瞬态电流需求 和 电源远端供电能力 之间的耦合。芯片在工作时，尤其是时钟沿跳变那一下，电流需求会在纳秒级时间内剧烈变化。而电源模块（VRM）离芯片可能有几厘米甚至十几厘米远，中间还有走线电感、过孔电感，根本来不及响应。
这时候，去耦电容就派上用场了。它就近储存在芯片旁边，电流不够了，电容先顶上。
核心理解： 去耦网络 = 一个分布式的、多频段的能量缓冲系统。它不是玄学，是实打实的传输线 + 谐振腔理论。
1.2 去耦电容的作用
去耦电容到底干了哪些事？我归纳为三点：
- 提供瞬态电流 —— 芯片需要大电流的瞬间，电容放电顶上。
- 降低电源阻抗 —— 电容的 ESR 和 ESL 决定了它在高频段的阻抗特性。
- 滤除高频噪声 —— 电容对高频信号呈现低阻抗，把噪声旁路到地。
你想想看，一个 0.1μF 的 MLCC 电容，在 100MHz 时的阻抗大概是多少？
我算给你看：
Z = 1 / (2πfC) = 1 / (2 × 3.14 × 100e6 × 0.1e-6) ≈ 0.016Ω
16 毫欧！比一根 PCB 走线的阻抗还低。这就是为什么高频去耦必须靠小容值电容——容值越小，自谐振频率越高，高频段阻抗越低。
我的经验： 去耦电容不是越多越好。我曾经在一个项目里放了 40 颗 0.1μF 电容，结果 PDN 阻抗在 10MHz 附近反而出现了一个尖峰。后来用仿真一看，是电容并联太多，反谐振点叠加了。嗯，从那以后我学会了“少而精，频段覆盖”的原则。
1.3 理想电源与实际电源的差异
理想电源长什么样？
- 输出电压恒定，纹波为 0
- 输出阻抗为 0，无论负载怎么变，电压纹丝不动
- 响应速度无限快，电流需求瞬间满足
但现实呢？
| 参数 | 理想电源 | 实际电源 |
|---|---|---|
| 输出电压 | 绝对恒定 | 有纹波、有跌落 |
| 输出阻抗 | 0 Ω | 随频率变化，有峰值 |
| 响应时间 | 0 ps | μs ~ ms 级 |
| 噪声 | 0 | 热噪声、开关噪声、耦合噪声 |
为什么会这样？
因为实际电源有三大“拖后腿”的元件：
- 输出电容的 ESR —— 等效串联电阻，导致电压跌落
- PCB 走线的寄生电感 —— 每毫米约 0.5~1nH，高频下阻抗显著
- VRM 的带宽限制 —— 反馈环路有延迟，无法响应纳秒级变化
我举个例子。一个 1.8V 的 DDR4 供电，芯片在读取数据时电流从 1A 瞬间跳到 3A，上升时间 500ps。如果电源到芯片的回路电感是 2nH，那么产生的电压跌落是多少？
ΔV = L × di/dt = 2nH × (2A / 500ps) = 8V
8V 的跌落！芯片早就复位了。这就是为什么必须用去耦电容来“兜底”——电容就近提供电流，把 di/dt 路径缩短，把回路电感降到最低。
注意： 很多工程师只关注电容的容值，忽略了 ESL。我见过有人用 0805 封装的 10μF 电容做高频去耦，结果自谐振频率只有 2MHz，根本滤不掉 100MHz 的噪声。高频去耦一定要用小封装（0201、0402）、低 ESL 的 MLCC。
1.4 去耦网络的整体架构
下面这张图是我自己总结的去耦网络分层架构。你看一眼就明白了：
从这张图你可以看到，去耦网络是一个 多级、多频段 的系统。VRM 负责低频大电流，大电容负责中低频，小电容负责高频。每一级都有它的响应时间窗口，互相配合，才能覆盖从 DC 到 GHz 的整个频段。
1.5 去耦网络设计的关键指标
做去耦设计，我最关注三个指标：
- 目标阻抗（Target Impedance） —— 芯片允许的最大电源阻抗。公式：
Z_target = ΔV / ΔI。比如 1.8V 电源允许 3% 的纹波，瞬态电流 2A，那么目标阻抗就是1.8 × 0.03 / 2 = 27mΩ。 - 自谐振频率（SRF） —— 电容的容抗和感抗相等时的频率。高于 SRF，电容就变成电感了。
- 反谐振点（Anti-Resonance） —— 不同容值电容并联时，阻抗曲线会出现尖峰。这是去耦设计最大的坑。
避坑指南： 我曾经设计过一个 FPGA 的供电网络，用了 10μF + 0.1μF + 0.01μF 三种电容各 10 颗，觉得覆盖很全了。结果仿真一看，在 8MHz 附近阻抗飙到了 0.5Ω。查了半天，是 10μF 和 0.1μF 的反谐振点正好撞上了。后来我调整了容值比例，把 0.1μF 换成 0.22μF，反谐振点移开了，阻抗压到了 0.05Ω 以下。
1.6 小结
这一章我们聊了去耦网络的基础。说白了，去耦就是给芯片配一个“随叫随到”的本地能量池。理想电源不存在，实际电源有阻抗、有延迟、有噪声。去耦电容的作用就是弥补这些缺陷，把电源阻抗压到目标值以下。