2. 阻抗控制原理:特性阻抗定义、传输线模型与关键参数

各位好,欢迎来到第二章。上一章我们聊了叠层结构,这一章咱们深入核心——阻抗控制。

很多人觉得阻抗控制就是“算个线宽”,其实没那么简单。我刚开始做高速设计那会儿,也以为照着公式算个50欧姆就完事了。结果板子回来,信号眼图惨不忍睹。后来才明白,阻抗控制是整个信号完整性的地基。地基没打好,上层建筑再漂亮也白搭。

2.1 特性阻抗到底是什么?

先问个问题:为什么信号在PCB上走,会感受到一个“阻抗”?

你想想看,信号传输的本质是电磁波在介质中传播。当信号沿着传输线前进时,它会不断地对分布电容充电、对分布电感储能。这种对电磁波传播的阻碍作用,就是特性阻抗。

特性阻抗的定义很简单:在均匀传输线上,行波电压与行波电流的比值。单位是欧姆(Ω)。

核心公式:

Z₀ = √(L/C)

其中 L 是单位长度分布电感,C 是单位长度分布电容。

注意:这个公式适用于无损传输线。实际PCB中,损耗很小,工程上直接用这个公式估算没问题。

这里有个关键点:特性阻抗是传输线本身的固有属性,和信号频率、线长无关。只要你的线宽、介质厚度、介电常数固定了,Z₀ 就固定了。我在项目中遇到过有人问“频率高了阻抗会不会变”,其实不会——变的是损耗,不是特性阻抗。

2.2 两种核心传输线模型

PCB上最常见的传输线结构就两种:微带线和带状线。我分别说说。

2.4.1 微带线(Microstrip)

微带线就是走线在表层,下面是介质层,再下面是参考平面。结构简单,调试方便。

它的特点:

  • 信号在外层:容易测量、修改
  • 电磁场部分暴露在空气中:有效介电常数比介质本身低
  • 阻抗对线宽敏感:加工误差影响较大

微带线的特性阻抗近似公式(我常用的经验公式):

Z₀ ≈ 87 / √(εr + 1.41) × ln(5.98h / (0.8w + t))

其中:

  • h:介质厚度(mil)
  • w:线宽(mil)
  • t:铜厚(mil)
  • εr:介质相对介电常数

我的经验:微带线虽然好调,但表层走线容易受干扰。我一般把高速时钟、差分对放在内层,用带状线。表层只放一些低速控制信号。

2.4.2 带状线(Stripline)

带状线是走线在两层参考平面之间,上下都是介质。屏蔽性好,串扰小。

它的特点:

  • 信号在内层:受保护,EMI性能好
  • 电磁场完全在介质内:有效介电常数就是介质本身的εr
  • 阻抗更稳定:受加工影响小

带状线的特性阻抗近似公式:

Z₀ ≈ 60 / √εr × ln(4h / (0.67πw × (0.8 + t/w)))

参数含义和微带线类似,但这里的 h 是上下介质总厚度的一半。

注意:带状线因为被上下参考平面包裹,信号传播速度比微带线慢。同样的线长,带状线的延时更大。做等长匹配时一定要考虑这个差异。

2.3 影响阻抗的关键参数

搞清楚了模型,咱们来看看哪些参数会直接影响阻抗。我列了个表,方便你对照。

参数 符号 变化趋势 对Z₀的影响 实际注意事项
介质厚度 h ↑ 增大 Z₀ ↑ 增大 半固化片厚度有公差,选型时注意
线宽 w ↑ 增大 Z₀ ↓ 减小 蚀刻误差会影响实际线宽
铜厚 t ↑ 增大 Z₀ ↓ 减小(轻微) 内层铜厚通常1oz,表层可加厚
介电常数 εr ↑ 增大 Z₀ ↓ 减小 不同厂家、不同频率下εr有差异
阻焊层 — 覆盖 Z₀ ↓ 减小(约2-5Ω) 表层走线必须考虑阻焊影响

这里我特别想强调两点:

第一,介质厚度 h 是最敏感的参数。 我在项目中遇到过,板厂说介质厚度公差±10%,结果实际做出来偏薄,阻抗直接掉了5欧姆。后来我学乖了,设计时留出余量,目标阻抗定在52-53Ω,这样即使偏薄也能落在50±5%范围内。

第二,阻焊层的影响经常被忽略。 表层微带线涂上阻焊后,阻抗会下降2-5Ω。我曾经有一块板,仿真时算的50Ω,回来实测只有46Ω。查了半天,发现是阻焊层没算进去。从那以后,我要求板厂在阻抗计算时一定要包含阻焊模型。

2.4 阻抗控制的核心逻辑

说了这么多,咱们用一张图把整个知识体系串起来。

阻抗控制核心知识体系 阻抗控制核心知识体系 特性阻抗 Z₀ 定义:V/I 比值 公式:Z₀ = √(L/C) 传输线模型 微带线 带状线 关键参数 介质厚度 h 线宽 w 铜厚 t 介电常数 εr 核心逻辑:Z₀ 由物理结构决定 → 设计时控制 h、w、t、εr → 加工时考虑公差和阻焊 目标:将实际阻抗控制在目标值 ±5% 以内

2.5 实际设计中的避坑指南

最后,我把自己这些年踩过的坑总结一下,希望能帮你少走弯路。

避坑1:不要完全相信板厂的阻抗计算

我曾经完全依赖板厂提供的阻抗计算表,结果做出来偏差很大。后来我要求板厂提供他们的计算模型和参数,自己用SI9000复核一遍。两边对得上,才放心。

避坑2:差分阻抗不是单端的两倍

很多人以为差分阻抗Zdiff = 2 × Z₀,其实不对。差分对之间有耦合,Zdiff = 2 × Z₀ × (1 - k),k是耦合系数。我见过有人按两倍算,结果差分阻抗差了10Ω。

避坑3:阻抗测试点要留好

板子回来总要测试验证吧?我习惯在每对差分信号、每个关键单端信号旁边放一个测试过孔或测试焊盘。别等到板子回来了,发现没地方下探头,那就尴尬了。