1. PCB叠层基础：叠层结构概念、信号层与平面层、介质材料与半固化片、铜箔厚度规格

各位好，欢迎来到《高速PCB叠层与阻抗控制》的第一章。

叠层设计，说白了就是决定你的板子长什么样——几层板、信号走哪层、电源和地怎么分配。我见过不少工程师，一上来就急着画线，结果板子做回来信号质量一塌糊涂。嗯，叠层没想清楚，后面全是坑。

核心观点：叠层结构是高速PCB设计的骨架。骨架歪了，肉长得再好也没用。

什么是叠层结构？就是铜箔和绝缘材料一层层压在一起，形成一块完整的PCB。每一层都有它的角色——信号层负责传输数据，平面层负责供电和回流。

我个人习惯，在设计任何高速板之前，先画一张叠层草图。哪怕只是手绘的，也能帮你理清思路。我记得有一次，一个项目赶进度，我跳过这一步直接开工，结果发现关键信号的回流路径被切断了……那叫一个惨。

叠层结构的关键参数包括：

下面这张图，是我常用的叠层结构分类，帮你快速建立全局认知。

信号层和平面层，是叠层里最核心的两个概念。你想想看，信号层是高速公路，平面层就是路基。路修得再好，路基不稳，车照样翻。

信号层：用来走线的铜层。高速信号最好走内层，因为内层有上下两个平面层屏蔽，辐射小、抗干扰强。外层信号层虽然方便调试，但EMI风险高。

平面层：整片铜皮，通常是电源或地。平面层的作用有三个：

我的经验：在6层板设计中，我习惯把第2层和第5层设为完整地平面。这样第1、3、4、6层都可以走信号，而且每个信号层都紧邻一个地平面。这个结构我用在好几个量产项目上，SI表现都很稳。

信号层和平面层的搭配，有一个基本原则：信号层必须紧邻一个完整的平面层。为什么？因为信号的回流电流会沿着平面层走，如果平面层被分割了，回流路径就得绕路，绕路就会产生共模辐射和串扰。

我曾经在一个8层板项目里，为了省层数，把电源平面分割成三块，结果DDR信号的眼图死活打不开。后来加了一层完整的电源平面，问题才解决。嗯，这个教训挺深刻的。

介质材料，就是铜层之间的绝缘材料。它决定了信号的传播速度和阻抗。常用的介质材料有：

材料类型	介电常数 (Dk)	损耗因子 (Df)	典型应用
FR-4	4.2~4.5	0.02	低速数字、消费电子
高TG FR-4	4.0~4.3	0.015	中速数字、汽车电子
Rogers 4350B	3.48	0.0037	高速数字、射频
PTFE (特氟龙)	2.1~2.2	0.0002	微波、毫米波

半固化片（Prepreg）是啥？就是还没完全固化的玻璃纤维布，浸了树脂。在压合过程中，它会融化、流动、再固化，把各层粘在一起。半固化片的厚度和含胶量，直接影响层间介质厚度，进而影响阻抗。

注意：半固化片在压合后会变薄，收缩率通常在5%~15%之间。计算阻抗时，一定要用压合后的最终厚度，而不是供应商标称的原始厚度。我见过有人直接用原始厚度算阻抗，结果板子做出来阻抗偏了10%以上。

我个人习惯，在叠层设计阶段，会跟PCB板厂要一份他们的半固化片压合参数表。每家板厂的压机、温度曲线都不一样，最终厚度会有差异。你想想看，同样的1080半固化片，A厂压出来是3.2mil，B厂可能是3.5mil。这个差异对阻抗控制来说，可不是小事。

铜箔厚度，单位是盎司（oz），指的是1平方英尺面积上铜的重量。常用的规格有：

铜箔规格	标称厚度 (μm)	标称厚度 (mil)	典型载流能力 (A/mm宽度)
0.5 oz	17.5	0.7	~0.5
1 oz	35	1.4	~1.0
2 oz	70	2.8	~2.0
3 oz	105	4.2	~3.0

铜厚对阻抗的影响很大。铜越厚，阻抗越低。为什么？因为铜厚增加，信号线的横截面积变大，单位长度的电感减小，阻抗自然就降了。

我建议，高速信号层尽量用0.5oz或1oz的铜箔。太厚的铜箔，蚀刻时侧蚀严重，线宽控制精度差。你想想看，2oz的铜箔，蚀刻后线宽偏差可能达到±0.5mil，这对50Ω阻抗控制来说，误差已经不小了。

避坑指南：我曾经在一个10层板项目里，电源层用了2oz铜箔，结果压合后介质厚度不均匀，导致相邻信号层的阻抗一致性很差。后来我把电源层改回1oz，问题就解决了。所以，除非你有大电流需求，否则信号层和平面层都优先用1oz。

另外，铜箔的表面粗糙度也会影响信号损耗。粗糙的表面会增加导体的趋肤效应损耗，尤其是在10GHz以上的频段。高频应用可以考虑使用反转铜箔（RTF）或超低粗糙度铜箔（VLP），它们的表面更光滑，损耗更低。

好了，叠层基础就讲到这里。记住一句话：叠层设计，是高速PCB成功的起点。花时间把叠层想清楚，后面的阻抗控制、信号完整性都会顺很多。