3、电源分配网络(PDN)概述：PDN的组成、目标阻抗、PDN设计目标

各位好，我是老周。今天咱们聊聊PDN——电源分配网络。这玩意儿说白了，就是给芯片“喂电”的整个系统。你想想看，芯片要工作，电流得从电源一路送到芯片管脚，中间经过多少关卡？每一关都有损耗，都有阻抗。PDN设计不好，芯片就像人得了低血糖，动不动就罢工。

我记得刚入行那会儿，有个项目板子调通了，功能全对，结果一上高速就死机。查了三天，最后发现是PDN阻抗超标，动态电流一抽，电压跌了200mV。从那以后，我再也不敢小看PDN了。

3.1 PDN的组成

一个完整的PDN，从电源到芯片，大致可以分为这么几段：

• VRM（电压调节模块）：就是电源模块，把输入电压转换成芯片需要的电压。比如12V转1.2V。
• PCB走线：从VRM到芯片的铜箔路径，包括电源层、地层、过孔。
• 去耦电容：包括大容量的电解电容、陶瓷电容，分布在板级和封装上。
• 封装与芯片内部PDN：芯片封装基板上的走线、键合线或凸点，以及芯片内部的电源网格。

每一段都有自己的阻抗特性。低频时，VRM和电解电容主导；高频时，小电容和封装寄生参数说了算。设计PDN，就是要把这些段的阻抗压到目标值以下。

下面这张图，是我自己画的一个PDN结构示意，帮你快速建立整体印象：

3.2 目标阻抗

目标阻抗这个概念，是PDN设计的核心。说白了，就是给PDN定一个阻抗上限。公式很简单：

Z_target = V_rail × Ripple% / I_transient

举个例子：芯片电压1.2V，允许5%的纹波，动态电流变化5A。那么：

Z_target = 1.2 × 0.05 / 5 = 0.012 Ω = 12 mΩ

也就是说，从芯片管脚看进去的PDN阻抗，在任何频率下都不能超过12毫欧。超过这个值，电压波动就会超标。

目标阻抗的物理意义是什么？你想想看，PDN本质上是一个阻抗网络。芯片抽取电流时，电流流过阻抗就会产生压降。这个压降就是电源噪声的来源。目标阻抗就是给这个噪声设了个上限。

3.3 PDN设计目标

PDN设计，不是把阻抗压到目标值就完事了。我总结了几个核心目标：

1. 全频段阻抗达标：从DC到GHz，阻抗曲线都要在目标值以下。这是硬指标。
2. 谐振峰抑制：电容和寄生电感会形成LC谐振，产生阻抗尖峰。必须用阻尼或反谐振手段压下去。
3. 电流路径低阻：大电流路径上的直流电阻要足够小，避免静态压降过大。
4. 去耦电容优化：电容的种类、容值、数量、摆放位置都要精心设计。不是越多越好。
5. 成本与面积平衡：电容堆得太多，板子面积和成本都受不了。要在性能和代价之间找平衡。

下面这个表格，是我常用的PDN设计目标检查清单：

检查项	目标	验证方法
直流阻抗	< 目标阻抗的10%	万用表四线法
低频阻抗（<1MHz）	< 目标阻抗	VNA低频扫频
高频阻抗（1MHz~1GHz）	< 目标阻抗	VNA S参数测量
谐振峰	不超过目标阻抗的1.2倍	阻抗曲线检查
动态压降	< 纹波规格	示波器+动态负载

嗯，这里要特别强调一下：PDN设计不是一次性的。随着芯片工作状态变化，电流需求也在变。比如芯片从休眠切换到全速运行，电流可能瞬间跳变几十安培。这时候PDN的瞬态响应能力就至关重要了。

我个人的习惯是，在项目初期就做PDN预算。把每一段的阻抗、压降都算清楚，留出余量。别等到板子画完了才发现PDN有问题，那时候改起来成本就高了。