1. 电源压降基础概念：IR Drop 到底是什么？
做硬件设计这么多年，我见过太多板子调不通、芯片跑不起来的案例。最后查来查去，十有八九跟电源有关。而电源问题里，IR Drop 又是最容易被忽略的那个。
说白了，IR Drop 就是电流流过导体时，因为导体本身有电阻，产生了一个电压降。你想想看，芯片核心供电才 0.8V、1.0V，如果线上掉了 50mV，那就是 5%~6% 的损耗。芯片还能正常工作吗？悬。
IR Drop 的定义：电流 I 流经电阻 R 时，在电阻两端产生的电压降 V = I × R。在 PCB 和芯片封装中，这个电阻来自走线、过孔、键合线、金属层等。
1.1 直流压降 vs 交流压降
很多工程师把 IR Drop 当成一个静态值来算。其实不对。我习惯把它拆成两种来看：直流压降和交流压降。两者成因不同，影响也不同。
| 类型 | 成因 | 频率特性 | 典型幅值 | 主要影响 |
|---|---|---|---|---|
| 直流压降 | 平均电流 × 直流电阻 | DC ~ 低频 | 10~100 mV | 静态电压偏移，降低噪声裕量 |
| 交流压降 | 瞬态电流 × 寄生电感/阻抗 | 1 MHz ~ 1 GHz | 20~200 mV | 动态电压跌落，触发时序违例 |
直流压降，就是电流一直流着，电阻一直耗着。比如一个 FPGA 核心电流 10A，从电源到芯片的 PCB 走线电阻 5 mΩ，那直流压降就是 50 mV。这个值是稳定的，你拿万用表能测出来。
交流压降就不一样了。芯片内部逻辑在时钟边沿同时翻转，瞬间电流可能冲到平均值的 2~3 倍。这时候走线上的寄生电感会产生 L·di/dt 压降。频率越高、电流变化越快，这个压降就越猛。我在一个 DDR4 项目中遇到过，交流压降直接干掉了 180 mV，导致数据眼图闭合——嗯，那晚加班到凌晨三点。
我的经验：直流压降靠加宽走线、增加铜厚来改善。交流压降靠去耦电容、优化电源层叠来抑制。两种手段不能互相替代。
1.2 压降对芯片工作的影响
芯片对电压有多敏感？我举个例子。一个 28nm 工艺的 ASIC，核心电压标称 0.9V，容差 ±3%。也就是说，芯片管脚上电压必须在 0.873V ~ 0.927V 之间。如果 IR Drop 吃掉 50 mV，留给噪声的裕量就只剩 23 mV 了。
具体来说，压降会带来以下几个问题：
- 时序违例：电压降低，门延迟增加。建立时间不满足，芯片直接跑飞。
- 噪声容限下降：高低电平的判别窗口变窄，信号完整性恶化。
- 最大频率降低：芯片只能降频运行，性能打折扣。
- 功能异常：严重时寄存器锁存错误数据，系统死机。
我曾经踩过的坑：一个量产项目，板子回来 10% 的芯片在高负载下死机。查了两个月，最后发现是电源远端采样点选错了，实际芯片管脚电压比设定值低了 80 mV。从那以后，我每个项目都强制要求做 IR Drop 仿真和实测验证。
1.3 本章知识体系
下面这张图，是我自己总结的 IR Drop 知识框架。每次带新人，我都会先让他们看这张图，建立全局概念。
1.4 为什么你必须重视 IR Drop？
现在的芯片，电压越来越低，电流越来越大。十年前 3.3V 供电，掉 100 mV 才 3%。现在 0.8V 供电，掉 30 mV 就是 3.75%。
而且，IR Drop 不是仿真完就没事了。仿真模型再准，也模拟不了 PCB 加工公差、温度变化、老化效应。我见过仿真显示 30 mV，实测 80 mV 的案例——因为 PCB 厂家把铜厚做薄了 20%。
核心观点：IR Drop 是电源完整性设计的起点。不懂 IR Drop，后面做 PDN 阻抗、去耦电容优化都是空中楼阁。
所以，从这一章开始，我希望你建立起一个习惯：拿到任何板子，先估算 IR Drop。走线多宽、过孔几个、电流多大、允许掉多少电压——心里要有数。