第2章 传输线理论入门：模型、阻抗、反射与TDR
各位好，欢迎来到第二章。这一章是高速设计的根基，说白了就是信号完整性的“牛顿力学”。你后面遇到的所有反射、振铃、串扰，根源都在这里。
我记得刚入行那会儿，画一块DDR2的板子，时钟线走了十几厘米，结果板子回来死活跑不到标称频率。老工程师拿TDR一打，说“你这线阻抗断了”。我当时一脸懵——走线不就是根铜线吗？哪来的阻抗？
嗯，从那以后我才明白，高频下，导线不再是导线，它是传输线。
2.1 从“导线”到“传输线”
低频时，一根导线就是一根导线。电流流过去，电阻R占主导，信号波长比走线长度长得多，你根本不用考虑“信号在路上会变形”。
但频率一高，情况就变了。信号上升沿变陡，等效频率上去，波长变短。当走线长度超过信号波长的1/10时，这条线就不能再当“短线”处理了。
这时候，信号在走线上是以电磁波的形式传播的。它需要时间从驱动端走到接收端。走线的每一小段，都会贡献一点点电感和电容。把这些小段串起来，就构成了传输线模型。
核心判断标准：
- 走线长度 < λ/10 → 集总参数模型（普通导线）
- 走线长度 ≥ λ/10 → 分布参数模型（传输线）
λ = 信号频率对应的波长。对于数字信号，用上升沿的等效频率 f_knee = 0.35 / Tr 来算。
2.2 传输线的分布参数模型
传输线模型长什么样？你想象把一根走线切成无数小段，每一段都有：
- 串联电感 L（每单位长度）——电流变化时产生感应电压
- 并联电容 C（每单位长度）——电压变化时吸收或释放电荷
- 串联电阻 R（每单位长度）——导体的欧姆损耗
- 并联电导 G（每单位长度）——介质的漏电损耗
这就是经典的RLCG模型。在PCB上，R和G通常很小（尤其是高频板材），所以理想传输线主要看L和C。
我的经验：实际工程中，FR4的损耗在1-3GHz以下可以忽略，但到了5GHz以上，介质损耗G会显著拉低信号幅度。选板材时，Df（损耗因子）比Dk（介电常数）更关键。
2.3 特性阻抗——传输线的“身份证”
特性阻抗 Z₀ 是传输线最重要的参数。它不是直流电阻，而是信号在线上传播时，电压与电流的比值。
公式很简单：
Z₀ = √(L / C) （无损传输线近似）L和C由线宽、线距、介质厚度、介电常数决定。所以，改变走线的物理尺寸，就能控制特性阻抗。
| 参数 | 增大时 Z₀ 变化 | 物理直觉 |
|---|---|---|
| 线宽 W | ↓ 减小 | 线变宽，C增大，Z₀下降 |
| 介质厚度 H | ↑ 增大 | 线离参考平面远，C减小，Z₀上升 |
| 介电常数 εr | ↑ 减小 | 介质电容效应增强，Z₀下降 |
| 铜厚 T | ↑ 略减小 | 影响较小，通常忽略 |
PCB上最常见的特性阻抗是50Ω（单端）和100Ω（差分）。为什么是50Ω？历史原因加工程折中——50Ω在功率容量和损耗之间取得了平衡。
避坑指南：我曾经遇到一个项目，叠层设计时没算好参考平面距离，导致内层走线的阻抗只有35Ω。板子打样回来，DDR信号眼图完全闭合。后来重新压层，把介质厚度从4mil加到7mil，阻抗才回到50Ω。记住：阻抗是算出来的，不是猜出来的。每次改叠层，必须重新计算阻抗。
2.4 反射——信号的回声
信号在传输线上走，遇到阻抗不连续的地方，就会发生反射。就像声音在峡谷里遇到山壁会反弹一样。
反射的大小用反射系数 Γ 表示：
Γ = (Z_load - Z₀) / (Z_load + Z₀)其中 Z_load 是负载端的阻抗，Z₀ 是传输线的特性阻抗。
- Z_load = Z₀ → Γ = 0，无反射，完美匹配
- Z_load = ∞（开路）→ Γ = +1，全反射，电压加倍
- Z_load = 0（短路）→ Γ = -1，全反射，电压反相
- Z_load > Z₀ → Γ > 0，正反射
- Z_load < Z₀ → Γ < 0，负反射
反射信号回到源端，如果源端也不匹配，会再次反射。来回折腾，就形成了振铃（ringing）。
反射的后果：
- 过冲（overshoot）——电压超过接收端耐受范围，可能烧毁芯片
- 下冲（undershoot）——电压低于阈值，导致误触发
- 振铃——信号反复震荡，延长建立时间
- 台阶效应——反射叠加在上升沿上，形成“台阶”
2.5 匹配策略——把反射压下去
解决反射，核心就一句话：让源端、传输线、负载三者的阻抗相等。
实际工程中，我们常用两种匹配方式：
2.5.1 源端串联匹配
在驱动端串一个电阻 Rs，使得 Rs + R_driver ≈ Z₀。这样反射回来的信号到了源端，被电阻吸收，不再反弹。
- 优点：功耗低，只消耗反射能量
- 缺点：信号幅度减半，接收端靠开路反射恢复全摆幅
- 适用：点对点时钟线、地址线
2.5.2 末端并联匹配
在接收端对地（或对电源）并联电阻 Rt，使 Rt = Z₀。
- 优点：信号幅度完整，反射一次就被吸收
- 缺点：直流功耗大，Rt会持续消耗电流
- 适用：高速总线如DDR的DQS、差分对
我个人的习惯：对于DDR3/DDR4的数据线，我倾向于用源端串联匹配，因为功耗更可控。但对于时钟和选通信号，我会在末端加RC并联匹配（电阻+电容），既吸收反射，又滤除高频噪声。
2.6 TDR——反射的“X光机”
时域反射计（TDR）是测量传输线阻抗和定位故障的神器。它的原理很简单：
- TDR发出一个快速上升沿（几十皮秒）
- 信号沿传输线传播
- 遇到阻抗变化点，部分信号反射回来
- TDR测量反射波的幅度和时间
- 根据反射系数算出该点的阻抗
- 根据时间差算出故障点的距离
公式：
Z_DUT = Z₀ × (1 + Γ) / (1 - Γ)
距离 = (Δt × v) / 2其中 v 是信号在介质中的传播速度，v = c / √εr。
下面这张图展示了TDR的基本工作原理：
实战技巧：用TDR测PCB走线时，我习惯先测一段已知长度的50Ω校准线，确认仪器和线缆没问题。然后再测待测走线。如果看到阻抗曲线有“鼓包”或“凹陷”，那就是有阻抗不连续。鼓包说明阻抗偏高（线太细或参考平面太远），凹陷说明阻抗偏低（线太宽或参考平面太近）。
2.7 传输线效应总结
这一章内容不少，我帮你理一下核心脉络：
- 传输线模型：高频下，走线是RLCG分布参数系统
- 特性阻抗 Z₀：由线宽、介质厚度、介电常数决定，是传输线的固有属性
- 反射：阻抗不连续导致信号反弹，反射系数 Γ 定量描述
- 匹配：源端串联或末端并联，让阻抗连续，消除反射
- TDR：用反射波定位阻抗变化点，是SI调试的“眼睛”
最后提醒一句：我见过太多工程师，画高速板时只管“线宽设成5mil”，从不问叠层、不算阻抗。结果板子回来，信号质量一塌糊涂。传输线理论不是纸上谈兵，它是你画每一根高速走线时的底层逻辑。理解了它，你才能看懂后面讲的端接、拓扑、过孔优化。