1. 信号完整性基础：什么是信号完整性？为什么高速信号需要特殊处理？上升时间与带宽的关系

各位同学，咱们今天聊点实在的。

做硬件设计这么多年，我见过太多板子——功能没错，原理图也画得漂亮，可一上高速就出问题。波形乱跳，数据出错，甚至整个系统死机。问题出在哪？说白了，就是信号完整性没做好。

1.1 什么是信号完整性？

信号完整性，英文叫 Signal Integrity，简称 SI。用大白话说，就是信号从发送端到接收端，能不能保持它该有的样子。

你想想看，一个完美的方波从芯片管脚出来，经过一段走线，到了另一端却变成了圆角、有过冲、有振铃，甚至幅度都变了——这就是信号完整性出了问题。

我在项目中遇到过一件事：一块 8 层板的 FPGA 板，DDR3 跑 800MHz，功能仿真全过，可一上板就随机死机。折腾了两周，最后发现是地址线的走线等长没做好，信号到达时间偏差太大。这就是典型的时序类信号完整性问题。

1.2 为什么高速信号需要特殊处理？

这个问题，很多刚入行的朋友会问。低速信号随便拉根线不也能跑吗？为什么到了高速就不行了？

原因其实不复杂——频率高了，信号的波长变短了。当走线长度和信号波长可比拟时，走线就不再是简单的导线，而变成了传输线。

举个例子。一个 1ns 上升沿的信号，在 FR4 板材上传播速度大约是 15cm/ns。那么它的有效长度就是 15cm。1/6 就是 2.5cm。也就是说，只要走线超过 2.5cm，你就得认真对待它了。

我曾经带过一个项目，工程师把 100MHz 的时钟线拉了 10cm 长，没做阻抗控制，也没加端接。结果示波器一看，过冲超过 1V，振铃持续了 3ns。芯片没烧已经是万幸了。

1.3 上升时间与带宽的关系

这里有个关键概念，我建议每个做硬件的朋友都刻在脑子里。

数字信号的带宽，不是由时钟频率决定的，而是由上升时间决定的。

公式很简单：

BW = 0.35 / Tr

其中 BW 是带宽（GHz），Tr 是上升时间（ns）。

举个例子：

上升时间 Tr	信号带宽 BW	需要关注的最高频率
1 ns	350 MHz	350 MHz
500 ps	700 MHz	700 MHz
100 ps	3.5 GHz	3.5 GHz
50 ps	7 GHz	7 GHz

看到没？一个 100MHz 的时钟，如果上升沿只有 100ps，它的带宽高达 3.5GHz！这意味着你的 PCB 设计必须能处理 3.5GHz 的信号，而不是 100MHz。

所以，判断一个信号是不是高速信号，别只看时钟频率。要看上升时间。上升时间越短，带宽越高，对 PCB 设计的要求就越苛刻。

1.4 知识体系总览

下面这张图，是我自己总结的信号完整性知识框架。你可以把它当成整个课程的地图。

这张图把信号完整性的核心知识点串起来了。从传输线理论出发，到阻抗控制、反射端接、串扰、电源完整性、时序分析，最后都落到三个关键参数上：特性阻抗、上升时间、信号带宽。

1.5 本章小结

咱们这一章，把信号完整性的基础概念讲清楚了。记住三件事：

• 信号完整性就是保证信号从发到收不走样
• 高速信号必须按传输线处理，判断标准是上升时间，不是时钟频率
• 上升时间决定了信号带宽，带宽决定了你的设计难度