3、参考平面：连续参考平面的重要性，如何避免参考平面断裂

做高速PCB设计，有个概念我每次培训都会反复强调——参考平面。说白了，它就是信号回流的路径。你想想看，信号从驱动端发出，电流沿着走线往前冲，到了负载端，总得有个回路回来吧？这个回路，就是参考平面。

很多工程师觉得，只要把地铺上就行了。嗯，没那么简单。参考平面一旦断裂，信号的回流路径就会被破坏，带来的后果就是——电源纹波恶化、EMI超标、信号质量下降。我在项目中遇到过好几次，明明走线阻抗控制得很好，结果测试时纹波就是压不下去。最后查来查去，问题都出在参考平面上。

3.1 为什么参考平面这么重要？

先看一个基本事实：信号的回流电流，总是沿着阻抗最小的路径走。在高频下，这个路径就是紧贴着信号走线正下方的参考平面。因为这样形成的回路电感最小。

如果参考平面是完整的，回流电流就能顺畅地流回去。但如果平面被切断了，回流电流就得绕路。这一绕，回路面积就变大了，电感也跟着变大。结果就是：

• 电源纹波增大——回路电感大，高频噪声更难抑制
• EMI辐射增强——大回路面积就像一根天线
• 信号完整性下降——阻抗不连续，反射增加

3.2 参考平面断裂的常见场景

我总结了几个最容易出现参考平面断裂的地方。你看看自己的设计里有没有中招：

场景	问题描述	典型后果
跨分割区	信号走线跨越了不同电源域或地平面的缝隙	回流路径被迫绕行，回路面积剧增
过孔密集区	大量过孔排列过密，把参考平面切成了筛子	平面等效宽度变窄，阻抗突变
挖空区域	为了隔离或散热，在平面上挖了大的空洞	信号在空洞边缘产生严重反射
换层处	信号换层时，参考平面从一层切换到另一层	如果换层附近没有回流过孔，回路会瞬间断开

我曾经在一个电源模块的设计里，发现12V输入走线跨过了地平面的一个缝隙。结果纹波直接从20mV飙到了80mV。后来把走线挪了个位置，避开那个缝隙，纹波就降下来了。你看，就是这么直接。

3.3 如何避免参考平面断裂？

避免断裂，说白了就是做好三件事：规划、检查、补救。我按设计流程的顺序来讲。

3.3.1 叠层阶段：提前规划参考平面

在叠层设计时，就要想清楚每个信号层对应的参考平面是什么。我个人习惯的做法是：

• 高速信号层必须紧邻完整的地平面。如果实在做不到，至少也要邻接一个完整的电源平面。电源平面在高频下和地平面是等电位的。
• 避免两个信号层相邻。如果相邻，它们之间的串扰会很大。而且其中一个信号层的参考平面会被另一个信号层打断。
• 留出足够的平面间距。不同电源域之间、电源和地之间，都要有足够的间距，防止信号跨越时碰到缝隙。

3.3.2 布局布线阶段：主动避开断裂

这个阶段最容易出问题。我建议你养成几个习惯：

1. 走线之前先看平面。在布线软件里，把参考平面层显示出来。看看你的走线路径上有没有缝隙、挖空、过孔密集区。
2. 高速信号不要跨分割区。如果必须跨，那就加一个跨分割电容（stitching capacitor），给回流电流搭一座桥。
3. 过孔不要扎堆。尤其是BGA扇出区域，过孔排列要均匀。我见过一个设计，BGA下面过孔排得太密，地平面被切得跟筛子一样。后来不得不重新扇出。
4. 换层处加回流过孔。信号换层时，在换层过孔旁边加一个地过孔，让回流电流能平滑地切换到另一层。

3.3.3 检查阶段：用工具验证

设计完成后，别急着发板。用工具检查一下参考平面的完整性。我常用的方法有：

• 3D视图检查：在Altium或Allegro里打开3D视图，旋转查看每个信号层下方的平面覆盖情况。
• DRC规则检查：设置规则，检查信号走线是否跨越了平面缝隙。很多工具都支持这个功能。
• 阻抗仿真：用仿真工具跑一下关键信号的阻抗曲线。如果阻抗在某个位置突然跳变，那很可能就是参考平面断裂了。

3.4 参考平面断裂的补救措施

有时候，设计已经定型，没法大改。那就要靠补救措施了。我整理了几种常用方法：

补救措施	适用场景	操作要点
跨分割电容	信号必须跨过平面缝隙	电容放在缝隙两侧，靠近信号走线；容值选100nF~1μF
缝合过孔	平面被过孔密集区切断	在过孔阵列周围加地过孔，形成“围栏”
加宽走线	平面局部变窄	在变窄区域加宽信号走线，补偿阻抗变化
增加地平面层	叠层设计不合理	在信号层之间增加一个完整的地层（成本较高）

我个人最常用的是缝合过孔。它成本低、效果好。比如在BGA扇出区域，沿着BGA外围打一圈地过孔，就能把被切断的平面重新“缝合”起来。

3.5 知识体系：参考平面设计要点

下面这张图，是我总结的参考平面设计要点。你可以把它当成一个检查清单：

3.6 一个实战案例

最后，我分享一个真实的案例。去年我做了一个FPGA核心板，4层板叠层。顶层走信号，第二层是地平面，第三层是电源平面，底层走信号。

设计时，有一组DDR数据线从顶层换到底层。换层处我加了回流过孔，但数量不够——只加了一个。结果测试时发现，DDR的电源纹波在读写操作时达到了60mV，超出了规格。

我检查了换层处的回流路径。发现回流电流从顶层换到底层时，需要绕很远才能找到地过孔。回路面积变大了，纹波自然就上去了。

解决办法很简单：在换层过孔旁边再加两个地过孔，形成“品”字形排列。这样回流电流就能就近换层。改版后测试，纹波降到了25mV以内。

你看，有时候问题就这么简单。但如果不注意，它就会一直藏在你的设计里，直到测试时才暴露出来。