4. 交流阻抗（AC Impedance）：目标阻抗的概念，为什么要在宽频带内保持低阻抗
好，咱们接着聊。前面讲了直流压降，那是静态的。但芯片工作起来，电流是忽大忽小的，对吧？这时候，PDN 的交流阻抗就上场了。
说白了，交流阻抗就是 PDN 对动态电流的阻碍能力。你想想看，芯片内部晶体管一秒钟开关几亿次，电流需求像心跳一样脉冲式变化。如果 PDN 阻抗太高，电压就会跟着剧烈波动——轻则逻辑出错，重则直接冒烟。
核心认知： PDN 的交流阻抗越低，电压波动越小，系统越稳定。
4.1 目标阻抗：一个绕不开的指标
我第一次接触目标阻抗这个概念，是在一个 FPGA 项目里。板子调了三天，总是不定时死机。后来用示波器一抓核心电压，好家伙，纹波快 200mV 了。那时候我才真正理解，目标阻抗不是算着玩的，是保命的。
目标阻抗的定义很简单：
Z_target = VDD × Ripple% / I_transient其中：
- VDD：芯片工作电压（比如 1.2V）
- Ripple%：允许的电压波动百分比（通常 3%~5%）
- I_transient：瞬态电流变化量（单位 A）
举个例子：
| 参数 | 数值 |
|---|---|
| VDD | 1.2 V |
| 允许纹波 | 5% |
| 瞬态电流 | 10 A |
| 目标阻抗 | 6 mΩ |
算出来是 6 毫欧。嗯，这个数字很小，对吧？但这就是你必须达到的目标。如果 PDN 阻抗超过这个值，电压波动就会超标。
我的习惯： 设计初期先按最严苛的 3% 纹波算一遍目标阻抗。后面如果成本或空间实在紧张，再放宽到 5%。但千万别一开始就按 5% 算，留点余量总是好的。
4.2 为什么要在宽频带内保持低阻抗？
这个问题，我当年也困惑过。为什么不是只在某个频率点低就行？
原因很简单：芯片的电流变化不是单一频率的。
你想想看：
- 时钟上升沿触发时，电流变化极快，对应高频（几十 MHz 到 GHz）
- 数据总线切换时，电流变化中等，对应中频（几 MHz 到几十 MHz）
- 芯片休眠唤醒时，电流变化较慢，对应低频（几 kHz 到几百 kHz）
这些频率成分叠加在一起，覆盖了从 kHz 到 GHz 的宽频带。如果 PDN 只在某个频点阻抗低，其他频点阻抗高，那电压波动照样会超标。
我曾经遇到过一个案例：某款 DDR 内存的 PDN 在 100MHz 附近阻抗控制得很好，但 1MHz 附近有个谐振峰。结果呢？低负载时一切正常，一旦跑带宽密集型测试，内存就报错。查了三天，最后发现是 PDN 在低频段的阻抗太高，导致电压在长序列读写时塌陷。
避坑指南： 我曾经见过有人只优化了高频段的阻抗，忽略了中低频。结果板子在高频测试时没问题，但跑实际业务时频繁重启。记住：宽频带低阻抗，一个频段都不能少。
4.3 PDN 阻抗曲线的典型形状
一个设计良好的 PDN，其阻抗曲线应该像一条平直的线，从低频到高频都低于目标阻抗。但实际上，由于各种寄生参数的存在，曲线会有起伏。
下面这张图展示了典型的 PDN 阻抗曲线：
从这张图可以看出：
- 低频区：主要由 VRM（电压调节模块）和体电容（大电解电容）决定。阻抗相对较低，但响应慢。
- 中频区：由陶瓷电容和 PCB 平面电容决定。这是最容易出问题的区域，谐振峰往往在这里。
- 高频区：由芯片封装电容和片上电容决定。频率太高，板级电容已经来不及响应了。
我个人的经验是：中频区是最难搞的。低频有 VRM 兜底，高频有芯片内部电容，但中频这个“无人区”，全靠板级电容撑着。选错电容型号或者布局不合理，这里就会冒出一个尖峰。
4.4 如何实现宽频带低阻抗？
这个问题没有银弹。你得组合使用多种电容，让它们各司其职。
| 频段 | 主要器件 | 典型容值 | 作用 |
|---|---|---|---|
| 低频 (1kHz~100kHz) | 电解电容 / 钽电容 | 100μF ~ 1000μF | 提供大电荷储备，应对慢速大电流变化 |
| 中频 (100kHz~10MHz) | MLCC 陶瓷电容 | 0.1μF ~ 10μF | 抑制中频谐振，降低阻抗尖峰 |
| 高频 (10MHz~GHz) | 小容值 MLCC + 封装电容 | 1pF ~ 100nF | 应对高速开关电流，降低高频阻抗 |
这里有个关键点：不同容值的电容并联，不是简单的容值相加。因为每个电容都有自身的 ESL（等效串联电感），并联后会产生反谐振峰。嗯，这个后面章节会细讲，这里先记住：电容不是越多越好，要讲究搭配。
我的建议： 设计时先做仿真。用工具扫一遍阻抗曲线，看看哪些频点超标。然后针对性地加电容，而不是盲目堆料。我曾经见过一块板子，上面密密麻麻焊了 50 多个 0.1μF 电容，结果中频阻抗还是高——因为全是同一种容值，反谐振了。
4.5 总结一下
交流阻抗这件事，说白了就是：让 PDN 在任何频率下，都能像一根粗导线一样，把干净的电压送到芯片脚下。
- 目标阻抗是设计 PDN 的“红线”，不能超
- 宽频带低阻抗，是因为芯片的电流变化覆盖了从 kHz 到 GHz 的频段
- 不同频段需要不同类型的电容来“接力”
- 仿真和实测是验证 PDN 阻抗的唯一手段
我记得有一次，一个年轻工程师问我：“为什么我按公式算了目标阻抗，板子还是有问题？”我让他把仿真曲线发给我看。结果发现，他的 PDN 在 2MHz 附近有个 15mΩ 的尖峰，而目标阻抗是 10mΩ。就这一个点超标，导致整个系统不稳定。所以，宽频带低阻抗，不是口号，是硬指标。