直流压降（IR Drop）：静态压降的计算、仿真与实测

各位工程师朋友，咱们今天聊聊直流压降。说白了，就是电流流过导体时，因为导体有电阻，电压就被“吃掉”了一部分。这个现象叫 IR Drop，I 是电流，R 是电阻，Drop 就是压降。

你可能会想，不就是掉点电压嘛，能有多大事？我告诉你，大事。芯片核心电压 1.0V，允许波动可能只有 ±3%，也就是 30mV。如果 IR Drop 吃掉 50mV，芯片直接罢工。我在项目中遇到过一块板子，上电后系统偶尔死机，查了三天，最后发现是远端负载的电压比电源输出端低了 80mV。嗯，从那以后我再也不敢小看 IR Drop 了。

核心认知：IR Drop 不是“有没有”的问题，而是“多少”的问题。你的目标不是消除它，而是把它控制在芯片允许的容差范围内。

静态压降的计算：手算与公式

先来点基础的。静态压降的计算公式很简单：Vdrop = I × R。但这里的 R 不是随便找个万用表就能测准的。

实际 PCB 走线的电阻怎么算？用这个公式：

R = ρ × L / (W × T)

其中：
ρ = 铜的电阻率（1.72×10⁻⁸ Ω·m，20°C 时）
L = 走线长度（m）
W = 走线宽度（m）
T = 铜厚（m，1oz 铜 ≈ 35μm）

举个例子。一条 100mm 长、0.5mm 宽、1oz 铜厚的走线，电阻是多少？

R = 1.72×10⁻⁸ × 0.1 / (0.0005 × 0.000035)
  = 1.72×10⁻⁹ / 1.75×10⁻⁸
  ≈ 0.098 Ω

如果这条线流过 2A 电流，压降就是 0.098 × 2 = 0.196V，将近 200mV。你想想看，对于 1.0V 的核心电压，这已经超标好几倍了。

我的习惯：手算只用来做快速估算，判断“这条路会不会有问题”。真要精确分析，得上仿真工具。手算忽略了过孔、焊盘、连接器接触电阻等因素，这些加起来可能比走线电阻还大。

静态压降的仿真：工具与方法

仿真这块，我个人习惯用 Ansys SIwave 或 Cadence Sigrity。流程大致如下：

  1. 导入 PCB 版图——把 .brd 或 .alg 文件扔进去
  2. 设置叠层和材料参数——铜厚、介电常数、损耗角正切
  3. 分配电源网络——告诉工具哪些网络是 VDD，哪些是 GND
  4. 设置电流源和电压源——VRM 处加电压，负载处加电流
  5. 运行 DC IR Drop 仿真——等几分钟到几小时，看结果

仿真结果通常是一张彩色云图。红色区域压降大，蓝色区域压降小。我见过最夸张的一次，某款 FPGA 核心电源的远端压降达到了 120mV，云图上红得发紫。后来加了两个过孔组，把压降降到了 45mV。

注意：仿真结果的好坏取决于输入参数的准确性。铜厚公差、过孔电阻模型、电流分布假设，任何一个参数偏差 20%，结果就可能差 30%。我曾经吃过这个亏——仿真显示压降只有 30mV，实测出来 55mV，查了半天发现是铜厚设成了 2oz，实际板厂只做了 1.5oz。

静态压降的实测：工具与技巧

实测是验证仿真和计算的最后一道关。常用的工具有：

  • 数字万用表（DMM）——精度够，但只能测静态点
  • 示波器 + 差分探头——能看到动态变化，但噪声大
  • 专用 IR Drop 测试系统——比如 Keithley 的源表，精度高但贵

实测的关键是测点位置。你想想看，如果探头夹在 VRM 输出端，测出来的电压当然高。但芯片真正感受到的电压，是芯片焊盘底下的电压。所以测点要尽量靠近芯片的电源引脚。

我常用的方法是：

  1. 在 PCB 上预留测试点，最好是芯片旁边的过孔或测试焊盘
  2. 用四线开尔文接法，消除引线电阻的影响
  3. 让板子跑最大功耗工况，比如跑满负载的 benchmark
  4. 记录 VRM 输出端和芯片端的电压差

避坑指南：我曾经在测一块 12V 输入的板子时，直接用普通探头去点芯片引脚，结果探头地线夹子接触不良，测出来的压降是负的。后来换了差分探头，问题才解决。记住：测低电压大电流的 IR Drop，差分探头是标配。

如何避免电压不足：设计策略

好了，前面讲了怎么算、怎么仿、怎么测。现在说说怎么改。避免电压不足，说白了就是降低 IR Drop。方法有这几条：

策略 具体做法 效果
加宽走线 关键电源网络走线宽度 ≥ 40mil/A 直接降低电阻
增加铜厚 用 2oz 或更厚的铜 降低电阻约 50%
多层并联 用多个电源层并联供电 等效电阻降低
增加过孔 关键路径加多组过孔 降低过孔电阻
远端反馈 VRM 的反馈线接到负载端 补偿压降
增加去耦电容 靠近负载放置大容量电容 提供瞬态电流

我个人最推荐的是远端反馈。这个方法不增加任何 PCB 成本，只需要把 VRM 的反馈采样点从输出端改到负载端。VRM 会自动抬高输出电压，补偿掉走线上的压降。但要注意，反馈线要单独走，不要跟大电流走线共用路径，否则会引入噪声。

我的经验：对于大电流设计（比如 >10A），我习惯同时用多层并联和远端反馈。多层并联把走线电阻降到最低，远端反馈补偿剩下的压降。两个方法加起来，能把 IR Drop 控制在 20mV 以内。

知识体系：IR Drop 的核心逻辑

下面这张图总结了静态压降的完整知识框架。你可以把它当作一个检查清单，设计时逐条对照。

静态压降（IR Drop）知识体系 IR Drop 核心 手算估算 仿真分析 实测验证 V = I × R R = ρL/(WT) 导入版图 设置参数 DMM 点测 差分探头 优化策略：加宽走线 → 增加铜厚 → 多层并联 → 增加过孔 → 远端反馈 → 去耦电容 目标：将 IR Drop 控制在芯片容差范围内（通常 < 3% Vcore）

这张图把 IR Drop 的三大环节串起来了：手算做快速判断，仿真做精确分析，实测做最终验证。优化策略是贯穿始终的闭环——算出来超标，就改设计；仿出来有问题，就加措施；实测不合格，就回头查原因。

最后提醒一句：IR Drop 不是孤立的问题。它跟电源纹波、瞬态响应、热设计都有关联。你压降做小了，可能散热变差了；你铜厚加厚了，可能成本上去了。设计就是在这些约束之间找平衡。我见过太多人只盯着 IR Drop 一个指标，结果板子做出来不是过热就是超预算。嗯，别走那条路。

← 上一章 📖 返回目录 下一章 →