4、去耦电容布局与安装：电容的安装电感、过孔对去耦效果的影响、电容与负载的距离控制、多电容并联的布局技巧。
各位工程师朋友，咱们接着聊PDN。前面几章把电容的选型和容值计算讲透了，但说实话，我在项目里见过太多“选对了电容，却装废了效果”的案例。电容怎么摆、怎么连、怎么打孔，这些细节直接决定了你花大价钱买的低ESL电容到底有没有用。
这一章，咱们就聚焦在“安装”这个环节。你想想看，一颗理想的电容，它的阻抗曲线是完美的“V”形。但一旦焊到PCB上，过孔、走线、焊盘带来的寄生电感，会硬生生把高频段的阻抗抬起来。说白了，安装不当，你的去耦网络在高频段就形同虚设。
核心观点：去耦电容的安装电感，往往比电容本身的ESL还要大。控制安装电感，是高频去耦成败的关键。
4.1 电容的安装电感：看不见的“高频杀手”
什么是安装电感？它指的是从电容焊盘到电源/地平面之间的那一段物理路径所引入的寄生电感。包括：焊盘本身的电感、过孔的寄生电感、以及连接走线的电感。
我习惯用一个简单的公式来估算安装电感：
L_mount ≈ L_via + L_trace + L_pad其中，L_via 是过孔电感，L_trace 是连接走线电感，L_pad 是焊盘电感。对于0402或0201封装，焊盘电感通常可以忽略，但过孔和走线是重灾区。
一个典型的过孔（直径0.3mm，长度1.6mm，即1oz铜厚标准板），其寄生电感大约在0.5~1.0 nH。如果你用一根5mm长的细走线连接电容和过孔，这根走线又会贡献约0.3~0.5 nH。加起来，安装电感轻松超过1 nH。
而一颗0402的MLCC，其ESL通常在0.3~0.5 nH。你看，安装电感比电容本身还大。这意味着什么？意味着你花高价买的“低ESL”电容，其高频性能被安装方式给“吃掉”了。
我的经验：在给FPGA核心电源做去耦时，我要求安装电感必须控制在0.5 nH以内。超过这个值，10MHz以上的去耦效果就会明显劣化。怎么做到？下面细说。
4.2 过孔对去耦效果的影响：位置与数量是关键
过孔是连接电容和电源/地平面的桥梁。但这座“桥”如果设计不好，就成了“瓶颈”。
我总结了几条关于过孔的“铁律”：
- 过孔越短，电感越小。 所以，电容尽量靠近它所连接的平面层。如果电容在顶层，电源/地平面在第二层，那过孔长度就是1.6mm（标准板厚）。如果电源/地平面在第四层，过孔长度就变成了4.8mm，电感直接翻三倍。
- 过孔直径越大，电感越小。 但受限于焊盘尺寸，通常取0.3~0.4mm。我建议在空间允许时，用0.4mm或0.5mm的过孔。
- 多过孔并联，电感显著降低。 两个过孔并联，电感减半；四个过孔并联，电感减为四分之一。这是最有效的降感手段。
我曾经在一个DDR4的VTT电源上，把单过孔改成了双过孔，结果仿真显示10MHz处的阻抗下降了40%。改板回来后实测，纹波从30mV降到了18mV。效果立竿见影。
注意：多过孔并联时，过孔之间的间距不能太大。如果间距超过2mm，过孔之间的互感会削弱并联效果。我一般控制在1mm以内。
4.3 电容与负载的距离控制：越近越好，但有前提
“电容要靠近负载”——这句话每个工程师都听过。但“多近才算近”？为什么近了好？
原因很简单：电容到负载之间的走线或平面，同样存在寄生电感。这段距离越长，电感越大，高频去耦效果越差。对于1MHz以上的去耦，我建议电容到负载引脚的距离不要超过5mm。
但这里有个前提：电容必须通过低阻抗路径连接到电源/地平面，而不是通过长走线直接连到负载引脚。
我见过有人把电容放在负载旁边，然后用一根10mm长的细走线把电容的电源端连到负载的电源引脚。这种做法，走线电感轻松超过2 nH，电容的高频性能全废了。
正确的做法是：电容的焊盘通过过孔直接打到电源/地平面，负载的电源引脚也通过过孔打到同一平面。这样，电容和负载之间是通过低阻抗的平面连接的，而不是通过高阻抗的走线。
黄金法则：电容的安装路径是“焊盘→过孔→平面”，而不是“焊盘→走线→过孔→平面”。走线能不用就不用，非用不可时，宽度至少是焊盘宽度的两倍，长度不超过1mm。
4.4 多电容并联的布局技巧：不是简单堆砌
多电容并联是降低PDN阻抗的常用手段。但并联不是把电容随便摆在一起就完事了。布局不当，并联效果会大打折扣。
我总结了几个关键技巧：
- 容值从大到小，靠近负载排列。 大电容（如10μF、100μF）负责低频去耦，可以稍微远一点；小电容（如0.1μF、0.01μF）负责高频去耦，必须紧贴负载。我习惯把0.1μF和0.01μF放在负载引脚周围1~2mm的范围内。
- 不同容值的电容，不要共用过孔。 每个电容最好有自己的过孔到平面。如果多个电容共用一个过孔，那个过孔就成了公共阻抗，会引入额外的耦合。
- 同容值电容，对称摆放。 比如四个0.1μF电容，分别放在负载的四个方向，每个电容独立打过孔。这样能形成对称的低阻抗路径。
- 避免电容之间形成“环路”。 电容的电源端和地端，要分别就近打过孔到电源平面和地平面。如果电源过孔和地过孔距离太远，会形成一个大的电流环路，增加辐射。
下面这张图展示了多电容并联的推荐布局方式：
4.5 实际布局中的避坑指南
讲了这么多理论，最后分享几个我在项目中踩过的坑：
- 坑一：电容放在PCB背面。 我曾经为了省空间，把去耦电容都放在PCB背面，结果过孔长度翻倍，高频去耦效果惨不忍睹。后来改到正面，效果明显改善。除非万不得已，电容和负载在同一面。
- 坑二：电容的电源和地过孔距离太远。 这会在电容下方形成一个大的电流环路，产生EMI问题。我要求电源过孔和地过孔的距离不超过1mm，最好紧挨着。
- 坑三：用细长走线连接电容和过孔。 前面说了，走线就是电感。我见过有人用0.2mm宽的走线走了3mm长去连接过孔，这相当于给电容串了一个0.6nH的电感。正确的做法是：焊盘直接盖过孔，或者用宽铜皮连接。
- 坑四：多电容并联时，共用过孔。 四个0.1μF电容共用一个过孔，那个过孔的电感被放大了四倍。每个电容独立过孔，才是正道。
我的习惯：在布局阶段，我会先放小电容（0.1μF、0.01μF），确保它们紧贴负载引脚，并且每个电容都有独立的过孔对（一个电源过孔，一个地过孔）。然后再放大电容。这样能保证高频去耦优先得到满足。
好了，关于去耦电容的布局与安装，核心就是一句话：控制安装电感，让电容的“高频性能”真正发挥出来。 过孔要短、要粗、要多；走线要宽、要短、最好没有；电容要靠近负载，但更要靠近平面。把这些细节做到位，你的PDN设计就成功了一大半。