3、电容的频率特性：理想电容 vs 实际电容（ESR、ESL、自谐振频率SRF）。MLCC电容选型要点。

好，咱们今天聊点实在的。去耦电容这东西，看着不起眼，但PDN设计成不成功，一半的功夫都在它身上。

很多工程师习惯性在电源管脚旁边放个0.1µF电容，觉得这就完事了。我刚开始做硬件那会儿也这么干，结果有一次板子调出来，高速信号眼图一塌糊涂。查了半天，发现是电容选型出了问题。从那以后，我对电容的“脾气”就格外上心了。

教科书上的理想电容，阻抗公式是 Z = 1/(2πfC)。频率越高，阻抗越低，对吧？

但现实世界没这么简单。你拿到的电容，其实是个“三合一”的寄生模型：

所以，实际电容的阻抗公式变成了这样：

Z = √[ESR² + (2πfL - 1/(2πfC))²]

你看，多了一个感抗项 (2πfL)。低频时，容抗占主导，电容表现正常。但频率一高，感抗开始起作用，阻抗反而会上升。

核心结论：实际电容是一个“带通”器件，只在特定频率范围内表现为低阻抗。超出这个范围，它就是个电阻或电感。

当容抗和感抗相等时，电容的阻抗达到最小值。这个频率点，就是自谐振频率（SRF）。

在SRF处，容抗和感抗相互抵消，剩下的只有ESR。所以，SRF处的阻抗 = ESR。

为什么会这样？你想想看，电容在SRF以下，是容性；在SRF以上，就变成感性了。说白了，高频时它不再是个电容，而是个电感。这时候你还指望它去耦？门儿都没有。

我记得有一次做DDR4的电源设计，选了0402封装的1µF电容。查数据手册发现SRF只有30MHz左右。DDR4的工作频率是1600MHz，这电容在1.6GHz时早就变成电感了，根本起不到去耦作用。后来换成了100nF的电容，SRF在100MHz以上，才把问题解决。

选型技巧：去耦电容的SRF，至少要高于你要抑制的噪声频率的2-3倍。别让电容在感性区工作，那是给自己挖坑。

咱们分别看看这两个参数怎么影响你的设计。

ESR决定了电容在SRF处的最低阻抗。ESR越低，去耦效果越好。但ESR也不是越低越好——太低了，可能会和PDN形成高Q值的谐振，反而引入振铃。

我个人的习惯是，对于大容量的Bulk电容，ESR可以稍微高一点（比如0.1Ω左右），用来抑制低频谐振。对于高频小电容，ESR越低越好（比如几mΩ），保证高频去耦效果。

ESL是高频去耦的“头号杀手”。ESL越大，SRF越低，高频性能越差。

影响ESL的主要因素：

避坑指南：我曾经见过一个设计，工程师为了省成本，把0402电容换成了0805。结果高频噪声直接超标。原因就是0805的ESL大了将近一倍，SRF从120MHz掉到了60MHz。所以，高频去耦电容的封装，能小就小。

MLCC（多层陶瓷电容）是目前最常用的去耦电容。选型时，我一般按下面几个步骤来：

看介质（Dielectric）：X7R、X5R、NP0/C0G。NP0最稳定，但容量做不大。X7R/X5R容量大，但偏压特性差——电压一高，容量掉得厉害。我一般去耦用X7R，精密电路用NP0。
看封装：高频用0402/0201，低频或Bulk用0603/0805。封装越大，ESL越大。
看SRF：查数据手册，确认SRF覆盖你的噪声频段。
看偏压特性：X7R电容在额定电压下，容量可能掉到标称值的30%-50%。所以，实际工作电压要留余量。
看温度特性：X7R在-55°C到125°C范围内，容量变化在±15%以内。X5R更差一些。

下面这张表是我常用的选型参考：

应用场景	推荐电容	封装	典型SRF	备注
低频Bulk去耦（<1MHz）	10µF-100µF X7R	0805/1206	1-5MHz	注意偏压降容
中频去耦（1-100MHz）	0.1µF-1µF X7R	0402/0603	10-100MHz	最常用组合
高频去耦（>100MHz）	10nF-100nF X7R/NP0	0201/0402	100-500MHz	ESL是关键
射频/精密电路	NP0/C0G	0402/0603	取决于容量	温度/偏压稳定

我的习惯：在每个电源管脚旁边，至少放两个不同容值的电容。比如一个1µF（负责中低频），一个100nF（负责高频）。这样能覆盖更宽的频率范围。但注意，容值不要差太多（比如100µF和100pF），否则中间会有阻抗尖峰。

下面这张图，把电容频率特性的核心逻辑串起来了。你看一遍，应该就能记住。

嗯，这张图把整个逻辑串起来了。从理想电容到实际电容，再到ESR、ESL、SRF，最后落到MLCC选型。你照着这个思路去选电容，基本不会出大错。

最后提醒一句：数据手册是选型的唯一依据。别凭经验猜，也别只看标称容值。把ESR、ESL、SRF、偏压曲线都翻出来看看，心里才有底。